Стабилизатор постоянного напряжения

Стабилизатор постоянного напряжения

Иллюстрации

Показать все

Реферат

 

О П И C А Н И Е ол 47747

ИЗОБРЕТЕН Ия

Союз Советских

Социалистических

Республик

И АВТОРСКОМУ СВИДЕТ%ЙЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 25.07.75 (21) 2160121/07 с присоединением заявки ¹â€” (23) Приоритет (43) Опубликовано 25.02.77, Бюллетень ¹7 (45) Дата опубликования описания 16.05.77 (51) M. Кл.-еG 05 F 1, 56

Государственный ноннтет

Совета Мнннстраа СССР па делаи нзооретеннй н отнрытнй (5З) VÄK 621З16.722. .1 (088.8) (72) Авторы изобретения

А. Г. Солод, С. И. Яровой и С. В. Высочина (71) Заявитель (54) СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ ния.

E — U = к !Г

Изобретение относится к области электротехники и может быть применено в цепях питания затворов МОП вЂ” транзисторов, которые определяют время заряда емкостей в схемах формирования импульсов.

Известны стабилизаторы постоянного напряжеОдно из известных устройств содержит регулирующий элемент, усилитель обратной связи и источник опорного напряжения. Недостатком этого устройства является то, что для получения высокого коэффициента стабилизации требуется высокий коэффициент усиления обратной связи, а также это устройство имеет высокий температурный дрейф.

Другое из известных устройств, наиболее близкое по техническому решению к изобретению, содержит последовательный регулятор, состоящий из регулирующего и нагрузочного МОП вЂ” транзисторов, усилитель обратной связи, включающий МОП вЂ” транзистор, затвором подключенный к стоку нагрузочного транзистора последовательного регулятора, а истоком — к стоку дополнительного МОП вЂ” транзистора, регулирующий истоковый повторитель, состоящий из МОП вЂ” транзистора, подключенного стоком к входному зажиму, и резистора, подсоединенного к стоку дополнительного МОП вЂ” транзистора.

Известный стабилизатор не обеспечивает стабильного времени заряда емкости во времязадающих цепях генераторов на МОП вЂ” транзисторах при технологических разбросах пороговых напряжений схемы и подключении нескольких времяэадающих транзисторов. Кроме того, на его выходе нельзя получить папряжение, превышающее

10 где Еп — напряжение питания;

Опор — пороговое напряжение схемы;

15 К вЂ” коэффициент влияния подложки, Ов ь,х — в ыходно е напряжение стабилизатора.

Цель изобретения — улучшение функциональных возможностей путем повышения стабильности, расширения пределов регулировки выходного »аоо пряжения и увеличения нагрузочной способности стабилизатора.

Это достигается тем, что в стабилизатор дополнительно введен коцденсатор, включенный между выходным зажимом и общей шиной, а сток транзистора усилителя обратной связи подключен к

547747 дополнительно введенному резистору, другой вывод которого подсоединен к входному зажиму, при этом затвор дополнительного МОП вЂ” транзистора подключен к выходному зажиму, нагрузочный транзистор последовательного регулятора истоком— к стоку дополнительного МОП-транзистора, а затвором — к выходному зажиму.

На чертеже показана схема стабилизатора постоянного напряжения.

Стабилизатор постоянного напряжения содер- щ жит последовательный регулятор, состоящий из последовательно соединенных транзисторов 1 и 2, затворы которых соединены с выходом стабилизатора, причем сток транзистора 1 подсоединен к источнику питания, а исток транзистора 2 — к стоку дополнительного транзистора 3, усилитель обратной связи, состоящий из последовательно соединенных резистора 4 и транзистора 5, подключенных между шиной питания и стоком дополинтельного транзистора 3. Затвор транзистора 5 соединен с выходом последовательного регулятора, а затвор транзистора 3 — с выходом стабилизатора, исток — с общей шиной питания. Кроме того, стабилизатор содержит регулирующий истоковый повторитель, состоящий из последовательно соединенных транзисторов 6 и резистора 7, подключенных между шиной питания и стоком дополнительного транзистора 5, причем затвор транзистора 6 подсоединен к выходу стабилизатора и емкости 8, подключенной между выходом стабилизатора и общей шиной питания.

Величина порогового напряжения (0пор) изменяется от схемы к схеме и зависит от технологического процесса, т.е. существует технологический разброс пороговых напряжений от кристалла к кристаллу.

Выходное напряжение стабилизатора должно компенсировать это технологическое изменение порогов, а также обеспечить постоянное время заряда при изменении питающего напряжения.

Напряжение на выходе стабилизатора

Овых — 0пор+ Ь0 + 0пор+ Л0 + U =20пор+

+Ь0, где 0пор — пороговое напряжение для данной схемы;

Ь0, — превышение над порогом транзистора 1;

Ь0, — превышение над порогом транзистора 5;

U — падение напряжение на транзисторе 3.

Технологические размеры транзисторов выбирают таким образом, что ток, протекающий через

50 резистор 7, на порядок больше тока, протекающего через транзисторы 2 и 5.

При увеличении питающего напряжения увеличивается потенциал точки б относительно точки в, что приводит к увеличению потенциала точки а относительно точки в. Это в свою очередь, уменьшает потенциал точки б относительно точки в.

Таким образом происходит стабилизация потенциала точки б относительно точки в и ток, протекающий через транзистор 6 и резистор 7, остается 60 постоянным, т.е. остается постоянным ток, протекающий через транзистор. С другой стороны, увеличение потенциала точки h относительно земли вызывает уменьшение сопротивление транзистора 3 и следовательно, уменьшение потенциала U.

Следовательно происходит стабилизация выходного напряжения стабилизатора.

При уменьшении питающего напряжения происходит обратный процесс.

С изменением порогового напряжения схемы повышается выходное напряжение стабилизатора.

Это увеличение передается на затвор транзистора 3 и вызывает понижение сопротивления этого транзистора, что, в свою очередь, уменьшает потенциал

U и выходное напряжение стабилизатора. Так как стабилизатор может быть подключен на несколько времязадающих цепочек, то при разряде времязадающей емкости одной из цепочек происходит отбор заряда с выхода стабилизатора через емкость затвор — исток времязадающего транзистора, что может вызвать изменение времени заряда емкости в других цепочках.

Для предотвращения этого явления вводится емкость 8, величина которой должна быть на порядок больше емкости затвор-исток времязадающего транзистора.

Таким образом, предложенный стабилизатор ( позволяет получить не зависящую от топологических разбросов пороговых напряжений и от изменения питания частоту генерации или длительность формирующих импульсов, что устраняет необходимость подстройки при массовом производстве иэделия.

Формула изобретения

Стабилизатор постоянного напряжения, содержащий последовательный регулятор, состоящий иэ регулирующего и нагрузочного МОП вЂ” транзисторов, усилитель обратной связи, включающий МОП вЂ” транзистор, затвором подключенный к стоку нагрузочного транзистора последовательного регулятора, а истоком — к стоку дополнительного МОП вЂ” транзистора, регулирующий истоковый повторитель, состоящий из МОП вЂ” транзистора, подключенного стоком к входному зажиму, и резистора, подключенного к стоку дополнительного МОП вЂ” транзистора, о т л ич а ю шийся тем, что, с целью улучшения функциональных возможностей путем повышения стабильности, расширения пределов регулировки выходного напряжения и увеличения нагрузочной способности стабилизатора, в него дополнительно введен конденсатор, подключенный между выходным зажимом и общей шиной, а сток транзистора усилителя обратной связи подключен к дополнительно введенному резистору, другой выход которо547747

Составитель С. Чернышева

Техред О. Лугов ая

Корректор Б, Югас

Редактор А. Осочников

Тираж 1 05:э Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 787/100

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 го подсоединен к входному зажиму, при этом затвор дополнительного МОП вЂ” транзистора подключен к выходному зажиму, а нагрузочный транзистор последовательного регулятора истоком подсоединен к стоку дополнительного МОП вЂ” транзистора, а затвором — к выходному зажиму.