Устройство для формирования адресов

Устройство для формирования адресов

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (11)547768 (61) Дополнительное к авт. свид-ву— (22) Заявлено 09.07.75 (21) 2153772/24 с присоединением заявки № (23) Приоритет— (43) Опубликовано 25.02.77бюллетень № 7 (45) Дата опубликования описания25.04.77 (51) М. Кл.

$067 9/20

Государственный комитет

Совета Министров СССР ое делам изобретений и открытий (53) УДК 681.326 (088. 8) (?2) Авторы изобретения

А. A. Гитович, Е. А. Каневский, B. Е. Кузнецов и В. П. Носков

Государственное союзное конструкторско-технологическое бюро по проектированию счетных машин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ

Изобретение относится к вычислительнои технике и, в частности, может быть использовано в электронных вычислительных машинах (ЭВМ) с микропрограммным управлением и развитыми системами интерпретации. 5

Известно устройство для формирования адресов, применяемое в ЭВМ БЭСМ-6 со страничной организацией памяти (1) .

Это устройство содержит блок памяти с регистром адреса и приемным регистром, щ блок формирования исполнительных адресов и устройство управления. Большинство команд БЭСМ-6 имеет коротко--адресную структуру. Исполнительный адрес команд вычисляется как сумма содержимого адресной час-И ти команды, содержимого индексного регистра и содержимого регистра-модификатора.

При этом блок формирования исполнительных адресов команд выполняет соответствующие вычисления. 20

Недостатком этого устройства является повышенный расход схемного оборудования

{ блок формирования исполнительных адресов), Известно также устройство для формирования адресов, содержащее блок памяти, вы-25 ход которого через регистр данных соединен со входом сумматора и входом регистра адреса, управляющий вход которого подключен к первому выходу блока управления, выход регистра адреса соединен с первым входом блока памяти (2) .

В этом устройстве исполнительный адрес вычисляется как сумма кода, образуемого подсоединением содержимого регистра переменного базового адреса к содержимому регистра адреса, в котором записывается постоянный базовый адрес, и содержимого адресного поля инструкции.

Для формирования исполнительного адреса требуется специальный сумматор и, кроме того, в данном устройстве не предусмотрена возможность косвенной адресации блока памяти. Наличие специального сумматора, дешифраторов в рассматриваемом устройстве приводит к его усложнению.

Целью изобретения является сокращение оборудования устройства.

Это достигается тем, что устройство содержит коммутатор и регистр страниц, вход которого подключен к выходу суммато547768 ра, а выход через коммутатор соединен со вторым входом блока памяти, управляющий вход коммутатора соединен со вторым выходом блока управления.

На чертеже дана схема устройства.

Устройство содержит блок 1 памяти, регистр 2 данных, сумматор 3, блок 4 управления, регистр 5 страниц, регистр 6 адреса и коммутатор 7.

Предполагается, что младшие разряды адреса обращения к блоку 1 памяти определяются адресной частью команд (микрокоманд) . требующих обращения к блоку 1, и формируются на регистре 6 адреса, а старшие разряды адреса обращения к блоку памяти хранятся на регистре 5 страниц и заносятся в него из сумматора 3 при выполнении специальной команды (микрокоманды) установки регистра 5 страниц. Все элементарные операции, связанные с обращением к блоку 1 памяти, делятся на две группы: операции с учетом содержимого регистра 5 страниц и операции без учета содержимого регистра 5 страниц. Во втором случае при обращении к блоку 1 коммутатор 7 закрыт, осуществляется обращение к одной из ячеек в нулевой странице блока 1 памяти.

В качестве примера функционирования устройства рассмотрим выполнение команды

"выбрать на сумматор содержимое ячейки", адрес которой хранится в определенной ячейке нулевой страницы блока памяти (номер страницы,на которой выбираемая ячейка расположена, определяется содержимым регистра страницы) .

ЗБ

На первом этапе выполнения команды блок 4 управления засылает величину (адресная часть

4 команды) на регистр 6 адреса. На втором этапе осуществляется обращение к блоку 1, причем коммутатор 7 закрыт сигналом из блока 4 управления. Выбранный код оказывается на регистре 2 и пересылается на сумматор 3. Таким образом, в устройстве для реализации страничного обращения к блоку памяти не требуется специального блока формирования исполнительных адресов команд (микрокоманд) или специального сумматора.

Формула изобретения

Устройство для формирования адресов, содержащее блок памяти, выход которого через регистр данных соединен со входом сумматора и входом регистра адреса, управляющий вход которого подключен к первому выходу блока управления, выход регистра адреса соединен с первым входом блока памяти, отличающееся тем,что, с целью сокращения оборудования, оно содержит коммутатор и регистр страниц, вход которого подключен к выходу сумматора, а выход через коммутатор соединен со вторым входом блока памяти, управляющий вход коммутатора соединен со вторым выходом блока управления.

Источники информации, принятые во внимание при экспертизе:

1. Королев Л. Н. Структуры ЗВМ и их математическое обеспечение, И., "Наука", 1974, с. 135-145, 71-76.

2, Патент CI11A М 3818460, класс

340-172.5, 1 974- (прототип).

547768

Составитель А. Жеренов

Редактор Т. Фадеева Техред N. диковин Корректор С. Болдижар

Заказ 877/101 Тираж 818 Подписное

UHNNIIH Государственного комитетат Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4