Запоминающее устройство с самоконтролем

Запоминающее устройство с самоконтролем

Иллюстрации

Показать все

Реферат

 

пп 550679

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свпд-ву (22) Заявлено 16.09,75 (21) 2172318/24 с присоединением заявки № (23) Приоритет

Опу бликовано 15.03.77. Бюллетень № 10 (51) М. Кл. G 11С 29/00

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 681.327.6 (088.8) Дата опубликования описания 31.03.77 (72) Авторы изобретения

К. К. Ещци, А. К. Заволокин, В, И. Заровский, А. В. Мурин, И. Н. Покормяк и E. К. Юферова (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ

Изобретение касается запоминающих устройств.

Известно запоминающее устройство с самоконтролем, в котором с целью исправления ошибок информации хранится в корректирующем коде, причем избыточность, требуемая для исправления ошибок в считываемых словах, вводится путем увеличения разрядности хранимых слов (1). При этом /г-разрядное слово или k-разрядная часть т-разрядного слова представляется разрядами (n, k) -корректирующего кода. Недостатками этого устройства являются большие аппаратурные затраты.

Наиболе близким техническим решением к данному изобретению является запоминающее устройство с самоконтролем, содержащее накопитель, входы которого через основной дешифратор адреса подключены к одним выходам регистра адреса, а выходы через усилители — ко входам блоков коррекции информации (2).

Недостаток этого устройства заключается в

его невысокой эффективности емкости, поскольку выбор k в этом случае зависит от общей разрядности т хранимой информации, и при малых значениях k необходимо применение корректирующего кода с большой избыточностью, а при больших значениях k и ьг общая разрядность ггг хранимых слов не всегда оказывается кратной выбираемому значению k.

Целью изобретения является повышение эффективной емкости устройства.

5 Это достигается тем, что предлагаемое запоминающее устройство содержит коммутаторы по числу блоков коррекции информации и дополнительный дешифратор адреса, входы которого подключены к другим выходам ре10 гпстра адреса, выходы — к управляющим входам коммутаторов, информационные входы которых соединены с выходами блоков коррекции информации, а выходы коммутаторов подключены к выходным шинам устройства.

15 На чертеже изображена структурная схема устройства.

Запоминающее устройство содержит регистр адреса 1, одни выходы которого через основной дешифратор адреса, состоящий пз блоков

20 2, подключены к накопителю, состоящему из блоков 3, в каждом пз которых хранится

Л Ik слов по т разрядов, где N — общее число информационных слов, хранимых в устройстве. Выходы блоков 3 через усилители 4 под25 ключены ко входам блоков 5 коррекции информации, причем ко входам каждого пз пг блоков 5 подключено по одному пз выходов усилителей 4 каждого из и блоков 3. Каждый пз блоков 5 имеет /г выходов, подключенггых

30 ко входам коммутаторов 6, управляющие вхо550679 дь1 которыХ СОединены с выходами дополнительного дешифратора адреса 7, входы которого подключены к другим выходам регистра адреса 1. Выходы коммутаторов 6 подключены к выходным шинам 8 устройства.

Устройство работает следующим образом.

При поступлении адреса на регистр адреса

1 с помощью блоков 2 основного дешифратора адреса из блоков 3 осуществляется считывание и т-разрядных слов. Прп этом на вход каждого блока 5 коррекции информации поступают соответствующие одноименные разряды и слов, составляющие (n, k)-корректирующий код, которым закодированы одноименные информационные разряды !г слов. В каждом блоке 5 коррекции информации осуществляется исправление ошибок и преобразование п-разрядного слова в исправленное k-разрядное, и на входы каждого из т коммутаторов

6 поступают сигналы одноименных разрядов указанных k слов. Сигнал на одном пз и выходов дополнительного дешифратора адреса 7 переключает коммутаторы 6, выделяя на выходе каждого коммутатора по одному из k поступающих на его вход разрядов. В результате на выходных шинах 8 устройства формируется т-разрядный исправленный код считываемого числа.

В описанном устройстве выбор величины k может быть осуществлен независимо от раз10

30 рядности слова fn, вследствие чего эффективная емкость устройства повышается, особенно для малоразрядной, в частности одноразрядной, памяти.

Формула изобретения

Запоминающее устройство с самоконтролем, содержащее накопитель, входы которого через основной дешифратор адреса подключены к одним выходам регистра адреса, а выходы через усилители — ко входам блоков коррекции информации, о т л и ч а ю щ е е с я тем, что, с целью повышения эффективной емкости устройства, оно содержит коммутаторы по числу блоков коррекции информации и дополнительный дешифратор адреса, входы которого подключены к другим выходам регистра адреса, выходы — к управляющим входам коммутаторов, информационные входы которых соединены с выходами блоков коррекции информации, а выходы коммутаторов подключены к выходным шинам устройства.

Источники информации, принятые во внимание при экспертизе:

1. Патент США М 3568153, кл. 340 — 146.1, 1969 r.

2. Патент США Мо 3562709, кл. 340 — 146.1, 1968 г. (прототип).