Устройство измерения фазы

Устройство измерения фазы

Иллюстрации

Показать все

Реферат

 

"С г ХэБг .1 . Г 1

О П И C-A Н - И-"ЕИЗОЬРЕТЕН ИЯ (>>) 551571

Союз Советских

Социалистических

Республик

К АВТРРСКОМУ СВИДВТИЛЬСТВУ (6!) Дополнительное к авт. спид-ву— (5!) М. Кл,е !

С 01 К 25/ОО (22) Заявлено 2® >2 75 (21) 2303947 21 с присоединением заявки №Гооу@арстееннмй комитет

Соната Инннотроо СССР по делам нзооретений и открытий (23) Приоритет (43) Опубликоваио25.03.77.Бюллетень № Х1 (53) УДК 621.3l7,77 (088.8 ) I (4б) Дата о убликоваиия описания 29.08.77, (72) Авторы. изобретения

А. Д. Подлиннов, Н, К. Савина, В, С. Шведский к Е. С. Заводнй (7!) Заявитель (54) УСТРОЙСТВО ИЗМЕРЕКИЯ ФАЗЫ!

Изобретение относится к системам радио- измерительной техники, в частности к цвф: ровым измерителям фазвт, Известно устройство измерения фазы, со- дерасащее блок сверте;и, первый вход которо - в го к орин нз входов дискриминатора задерзь» ки подключены к первому входу устройства, выход блока свертки через блок гетеродннк .ровакня измеряемого сигнала соединен с первым входом фазового дискриминатора,, блок tQ поиска н выделения "модулнрующей н ае сущей» опорного . сигнала, вход которого соЬдинен со вторым входом устройства, oitle кз выходов через дискриминатор задержки, аналого цифровой преобразователь грубой !5 шкалы, счетчик грубой шкалы н сумматор соединен с регистром выходной информации, а второй выход подключен ко второму sxa ду блока свертки н через блок гетеродинкровання опорного сигнала соединен cd вто- 20 рым входом фазового дискриминатора, выход которого через схему ИЛИ, аналого пифро фой преобразователь точной шкалы, счетчик точной шкалы соединен со вторым входом регистра выходной ивформации, генератор Ж

2 пониженной часттхтьт, выход которого подклзочен соответственно ко вторым входам бльков (гетеродкннровання измеряемого н онорsceo сигналов Я.

Прерывистый характер работы известного устройства исключает воэможность непрерывного отсчета результатов измерения мгновещных тзначенкй фазы, так как в моменты переключения следящих систем невозмо.жен съем достоверной нжформац щ из-за ке однозначности отсчетов фазы: вследствие неравнльного определекня целого числа периодов по грубой шкале (нестыковка,» шкал).

Белью изобретения является устрайеине неоднозначности измерений рн мгновенных изменениях фазы.

Это достигается тем, что в устройство введены блок сравнения, соединенный по входам со вторыми выходами счетчиков грубой к точкой шкал, а по выходу - со вторым входам сумматора, схема совпадения, входы которой соединены соответственно со вторым выходом фазового дискриминатора, с входом блока задержки и одним иэ входов формирователя временногс ицтерва551571 ла, выход которого подкпючен Ко второму входу схемы ИЛИ, второй вход формироватепя временного интервала соединен с выходом блока задержки, выход схемы совпадения подключен к третьему входу формирователя временного интервала, первый вход которого и вход блока задержки соедчнены с соответствующими входами схемы совпадения.

На чертеже приведена блок-схема предпоженного устройства измерения фазы.

1О

Устройство измерения фазы содержит блок свертки 1, блок гетеродинирования 2 измеряемого сигнала, блок 3 поиска и выделения

"модупируюшей" и "несущей" опорного сигнапа„ бпок гетеродинирования 4 опорного сиг- 15 нала, генератор пониженной частоты 5, дискриминатор задержки 6, анапэго-цифровой преобразователь 7 грубой шкапь, счет:ик 8 грубой шкалы, фазовый дискриминатор 9, логическую схему ИЛИ 10, аналогово-цифровой преобразоватепь 1 1 точной шкалы, счетчп:: 12 ",очной шкапы, блок 13 сравнения, сумматор 14, схему совпадения 15, блок задержки 16, формирователь временного интервала 17, регистр поправки 18 и регистр выходной информации 19.

Устройство работает спедуюшим образом.

Входной сигнал y (t ), названный в предлагаемом устройстве опорным, проходя через блок 3, поступает на дискриминатор 6 дпя зо формированця временного интервала, соответствующего разности фаз модупируюшей

i.îñòààëÿþøåé опорного и измеряемого сигнала. Кроме того, выходной сигнал биска 3 производит свертку по модупирующей со- З5 ставпяющей измеряемого сигнала в блоке 1.

Ппя формирования сигналов точной шкалы производится линейное преобразование несушей" измеряемого и опорного сигнала путем гетеродинирования в блоках 2 и 4 с 4о помощью генератора 5.

Измерение разности фаз производится непрерывно по двум параллельным каналам (грубой и точной шкале) в дискриминаторе 6 и фазовом дискриминаторе 9 соответ- 45 ственно Резупьтат задержки по модупируюшей составляющей с помощью преобразоватепя 7 грубой шкалы фиксируется в двоичном коде в счетчике грубой шкапь., а разность фаз с выхода дискриминатора 9 че» рез схему ИЛИ 10 и преобразователь 11 в виде двоичного кода передается в счетчик 12. Результирующее значение полной разности фаз формируется в регистре 19 после логического анализа показаний счетчиков 8 и 12 грубой и точной шкалы с цепью разрешения неоднозначности проиэведенно о замера. о

Неоднозначность измерений в зоне 0, о 60

360 устраняется следующим образом. При критическом сближении опорного и измеряемого сигнала срабатывает схема 15, блокируя дискриминатор 9 и открывая выход формирователя 17 и регистра поправки 18.

Блок 16 сдвигает опорный сигнал на произвольный, но строго калиброванный интервап времени, величина которого в виде поправки заносятся в счетчик 12 из регистра

18 в каждом произведенном формирователем временного интервала измерении.

Логический анализ информации в счетчиках 8 и 12 производится с помощью бпока 13, в котором вырабатывается сигнап соответствия равновесовых разрядов указанных счетчиков.

Блок сравнения производит раскрытие неоднозначности в каждом измерении, произведенном раздельно по модупируюшей и несущей составляющим входных сигналов, анализируя состояния младших разрядов счетчика 8 грубой шкалы и старших разрядов счетчика 12 точной шкалы, имеющих одинаковый весовой индекс.

При формировании выходной посылки информация, характеризующая целое количество периодов точной шкалы (211 ), считывается со счетчика 8 с учетом поправки блока 13 сравнения в сумматоре 14.

Указанная информация считывается в старшие разряды регистра 19, а в младшие разряды считываются показания счетчика

12(0+2й), образуя тем самым результат измерения полной разности фаз. В случае сбоев ипи пропадения входных сигналов блок 13 формирует сигнал отсутствия соответствия между шкапами,.по которому окончательный результат измерения не формируется, т.е. бпокируется съем информации.

Формула изобретения

Устройство измерения фазы, содержащее блок свертки, первый вход которого и один из входов дискриминатора задержки подключены к первому входу устройства, выход блока свертки через блок гетеродинирования измеряемого сигнала соединен с первым входом фазового дискриминатора, блок поиска и выделения "модупируюшей" и "несущей опорного сигнала, вход которого соединен со вторым входом устройства, один из выходов через дискриминатор задержки, аналого-цифровой преобразователь грубой шкапы, счетчик грубой шкалы и сумматор соединен с регистром выходной информации, а второй выход подкпочен ко второму входу блока свертки и через блок гетеродинирования опорного сигнапа соединен со вторым входом фазового дискриминатора, выход ко551571

Составитель В. Новицкий

Редактор Т. Фадеева Техред О. Луговая Корректор Ж. Кеслер

Заказ 117/23 Тираж 1051 Подпис ное

UHNHIIM Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., p. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 торого через схему ИЛИ, аналого-цифровой преобразователь точной шкалы, счетчик точной шкалы соединен со вторым входом регистра выходной информации, генератор пониженной частоты, выход которого под- 5 ключен соответственно ко вторым входам блоков гетеродинирования измеряемого и опорного сигналов, о т л и ч а ю щ е е с я тем, что, с целью устранения неоднозначности измерений при мгновенных изменениях 1О фазы, в него введены блок сравнения, соединенный по входам со вторыми выходами счетчиков грубой и точной шкал, а по выходу— со вторым входом сумматора, схема совпаде ния, входы которой соединены соответственно со вторым выходом фазового дискриминатора, с входом блока задержки и одним из входов формирователя временного интервала, выход которого подключен ко второму входу схемы ИЛИ, второй вход формирователя временного интервала соединен с выходом блока задержки, выход схемы совпадения подключен к третьему входу формирователя временного интервала, первый вход которого и вход блока задержки соединены с соответствующими входами схемы совпадения.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

331335, М., Кл Q 01 К 25/04, 14. 11. 69 (прототип).