Частотный компаратор

Частотный компаратор

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (ii) 552691

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 05.03.76 (21) 2328385/21 с присоединением заявки № (51) М. Кл. Н 03К 5/18 (23) Приоритет

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий

l (53) УДК 621.317.76 (088.8) Опубликовано 30.03.77. Бюллетень № 12

Дата опубликования описания 11.04.77 (72) Автор изобретения

В. Э. Штейнберг (71) Заявитель (54) ЧАСТОТНЫЙ КОМПАРАТОР

Изобретение относится к импульсной технике.

Известен частотный компаратор, содержащий счетные схемы, состоящие из триггеров, генератор калиброванной частоты, арифметическое устройство, в состав которого входят блоки памяти, дешифраторы и логические устройства (1). Данный компаратор является сложным и не обеспечивает необходимой точности компаратора.

Наиболее близким к предлагаемому по технической сущности является компаратор, содержащий входной формирователь, выход которого соединен с входами формттрователя заднего фронта импульсов и регистра индикации допусков, счетчик импульсов, один вход которого соединен с выходом генератора импульсов, а второй вход с выходом формирователя заднего фронта импульсов, блок памяти, входы которого соединены с соответствующими выходами дешифратора, другие выходы которого подключены к соответствующим входам регистра индикации допусков (2).

Целью изобретения является увеличение числа задаваемых допусков компарации.

Это достигается тем, что в предлагаемый частотный компаратор введены блок сравнения кодов и дополнительный счетчик, причем входы блока сравнения кодов подключены к выходам основного счетчика и соответствующим выходам блока памяти, выход блока сравнения кодов соединен с первым входом дополнительного счетчика импульсов, его второй вход подключен к выходу формирователя заднего фронта импульсов, а выход соединен с входом дешифратора.

На чертеже приведена структурная электрическая схема предлагаемого компаратора.

Компаратор содержит входной формирователь 1, счетчик 2, генератор импульсов 3, блок сравнения кодов 4, блок памяти 5, дополнительный счетчик 6, дешифратор 7, формирователь заднего фронта импульсов 8, регистр индикации допусков 9, который выполнен из логических элементов И вЂ” НЕ 10 — 14, RS-триггеров 15 — 18 и логического элемента И вЂ” НЕ 19.

На вход 20 подаются входные сигналы, с выходов 21 — 24 снимаются сигналы, соответствующие определенным допускам, а с выхода

25 — сигнал «Больше поля допуска».

20 Принцип работы компаратора заключается в следующем.

При значении контролируемой частоты F„. больше верхнего допуска к моменту окончания очередного периода частоты F, ñ÷åò÷èê 6

25 находится в нулевом состоянии, и сигнал с нулевого выхода дешифратора 7 подается на элемент И вЂ” НЕ 10, а в момент окончания периода частоты Р„импульс с выхода формирователя 1 поступает на вход регистра 9 и им30 пульсом с выхода элемента 10 RS-триггеры устанавливаются (независимо от предыдуще552691

Составитель А, Артюх

Техред М, Семенов

Редактор С. Заика

Корректор Л. Брахнина

Заказ 755/3 Изд. № 340 Тираж 1054 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

ro состояния) в нуль, в результате чего на выходе 25 появляется сигнал, указывающий на то, что значение частоты Рн превышает верхний допуск.

Допустим теперь, что частота Р„понизилась и ее значение стало меньше верхнего допуска.

В этом случае на вход счетчика 6 поступает один имп1 льс с выхода блока 4, в результате чего разреша1ощий сигнал устанавливается на следующем выходе дешифратора 7, и в момент окончания периода частоты F импульсом с выхода элемента И†HE 11 устанавливается в единичное состояние RS-триггер 15, а сигнал на выходе 24 регистра 9 указывает, что значение контролируемой частоты Рн ниже верхнего допуска.

При дальнейшем понижении значения частоты Р„в единицу устанавливается RS-триггер 16, соответствующий ближайшему превышающему значение частоты Р„допуску, при этом остальные RS-триггеры принудительно устанавливаются в нуль. При появлении сигнала на выходе 21 регистра 9 счетчик 2 запирается сигналом с выхода дешифратора 7.

Формула изобретения

Частотный компаратор для устройства допускового контроля, содержащий входной формирователь, выход которого соединен с входами формирователя заднего фронта импульсов и регистра индикации допусков, счетчик импульсов, один вход которого соединен с вы5 ходом генератора импульсов, а другой вход с выходом формирователя заднего фронта импульсов, блок памяти, входы которого соединены с соответствующими выходами дешифратора, другие выходы которого подключены к

10 соответствующим входам регистра индикации допусков, отличающийся тем, что, с целью увеличения числа задаваемых допусков, в него введены блок сравнения кодов и дополнительный счетчик, причем входы блока

15 сравнения кодов подключены к выходам основного счетчика и соответствующим выхо. дам блока памяти, выход блока сравнения кодов соединен с первым входом дополнительного счетчика импульсов, его второй вход под20 ключен к выходу формирователя заднего фронта импульсов, а выход соединен с входом дешифратора.

Источники информации, принятые во внимание при экспертизе

25 1. Патент США № 3829785, кл, 328 — 130, 1974.

2. Авт. св. СССР № 458944, кл. Н 03К 5/18, 05.02.75.