Устройство для вычисления элементарных функций

Устройство для вычисления элементарных функций

Иллюстрации

Показать все

Реферат

 

Е1атект но-тех ки,::. М биб патона МЬА

О П И С А Н И Е (i) 553612

ИЗОБРЕТЕНИЯ

Cows Советсиив

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 08.07.75 (21) 2155607/24 с присоединением заявки №вЂ” (23) Приоритет

Опубликовано 05.04.77. Бюллетень ¹ 13

Дата опубликования описания 25.05.77 (51) М Кл G 06F 7/38

Государственный комитет

Совета Министров СССР (53) УДК, 681.325(088.8) по аелам изобретений и открытий (72) Авторы изобретения

А. Л. Рейхенберг и P. Я. Шевченко (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ЭЛЕМЕНТАРНЫХ ФУНКЦИЙ

Изобретение относится к области вычислительной техники и может быть использовано для аппаратного вычисления квадратного корня и возведения в квадрат заданного аргумента в специализированных вычислительных устройствах и машинах.

Известно устройство для вычисления элементарных функций, содержащее два одноразрядных сумматора-вычитателя, три сдвигающих регистра, блок памяти, блок анализа знака и блок управления (1).

Выходы двух сдвигающих регистров соединены с первыми входами двух одноразрядных сумматоров-вычитателей, выходы которых соответственно соединены со входами этих регистров, выход блока памяти соединен со вторым входом первого одноразрядного сумматора-вычитателя. Второй выход первого сдвигающего регистра соединен со входом блока анализа знака, выход которого соединен со входом управления одноразрядного сумматора-вычитателя.

Недостатком его является сложность и невысокая точность вычисления элементарных функций.

Наиболее близким техническим решением к данному предложению является устройство для вычисления элементарных функций, содержащее четыре сдвигающих регистра, выходы трех из которых соединены с первыми входами соответствующих одноразрядных сумматоров-вычитателей, выходы которых соединены со входами соответствующих сдвигающих регистров, второй выход первого

5 сдвигающего регистра соединен с первым входом блока анализа знака, выходы которого соединены с управляющими входами всех четырех одноразрядных сумматоров-вычитателей, а выходы блока управления соединены

10 с управляющими входами сдвиговых регистров и входом блока памяти, первый выход которого соединен со вторым входом первого одноразрядного сумматора-вычитателя.

Недостатком его является то, что в этом

15 устройстве операция возведения в квадрат может быть выполнена только косвенным путем при помощи перемножения, при этом требуется произвести перестройку связей между блоками. Кроме того, в этом устройстве действия производятся над двоично-десятичными кодами, что определяет сложность устройства.

Целью изобретения является расширение функциональных возможностей устройства (вычисление квадратного корня или квадрата) без перестройки структуры. Последнее позволяет повысить надежность.

Указанная цель достигается тем, что второй вход второго одноразрядного сумматора30 вычитателя подсоединен к первому выходу

553612 блока памяти, второй выход которого соединен с первым входом третьего одноразрядного сумматора-вычитателя, выход которого соединен со вторым входом четвертого одноразрчдного сумматора-вычитателя, второй выход третьего сдвигающего регистра подсоединен ко второму. входу блока анализа знака, а второй выход второго сдвигающего регистра подсоединен ко входу четвертого сдвигающего регистра, выход которого соединен со вторым входом третьего одноразрядного сумматора-вычитатсля.

Блок-схема предложенного устройства изображена на чертеже.

Устройство содержит одноразрядные сумматоры-вычитатели 1 — 4 комбинационного типа, сдвпгагощпе регистры 5 — 8, блок памяти

9, блок анализа знака 10 и блок управления

11. Выходы сумматоров-вычитателей 1, 2 и 4 соединены со своими первыми входами через сдвпгающие регистры 5, 6 и 7 соответственно. На вторые входы сумматоров-вычитателей 1 и 2 подсосдинен первый выход блока 9, второй выход которого подсоединен к первому входу сумматора-вычитателя 3.

Блок 9 выполнен в виде одностороннего запоминающего устройства таким образом, что по одному адресу одновременно записано два слова (константы вида 2 — + и

2 — 0+ >, где 1 — номер итерации), а выборка их производится поразрядно каждым тактовым (сдвигающим) импульсом. Блок анализа знака 10 выполнен, например, в виде триггера с логическими элементами, Блок управления 11 содержит генератор тактовых сдвигающих импульсов, распределитель, счетчик и логические элементы. Входом устройства в случае вычисления квадратного корня является вход сдвигаюшсго регистра ", а ьыхо дом — выход сдвпгающего регистра 6. В случае вычисления квадрата входом устройства является вход сдвигающего регистра 5, а выходом — выход сдвигающего регистра 7.

Такое выполнение схемы устройства позволяет производить вычисление квадратного корня и квадрата заданного аргумента. Устройство работает следующим образом.

При вычислении квадратного корня в третий сдвигающий регистр 7 в параллельном коде вводят заданный аргумент. Первый, второй и четвертый сдвигающие регистры 5, 6, и 8 устанавливают в нулевые состояния.

Цикл вычисления состоит из п-итераций, где n — число разрядов аргумента. Каждая итерация выполняется последовательно. В каждой итерации ячейки, состоящие из сумматоров-вычитателей 1 — 4 и сдвигающих регистров 5 — 8, работают параллельно. На блок

10 подается значение знакового разряда сдвигающего регистра 7. Со второго выхода блока 10 на сумматор-вычитатель 4 подается сигнал управления, определяющий режим вычитания. Режим работы остальных сумматоров-вычитателей 1, 2 и 3 определяется сигналом управления с первого выхода блока 10.

1 l3

25 зо

Д ()

При положительном знаке содержания сдвигающего регистра 7 в сумматоре-вычитателе

1 производится вычитание, а в сумматорахвычитателях 2 и 3 производится сложение, при отрицательном — сложение и вычитание соответственно.

В каждой итерации производится в сумматоре-вычитателе 2 алгебраическое сложение очередной константы вида 2 — г+ с предыдущим содержанием сдвигающего регистра 6, В сумматоре-вычитателе 3 производится алгебраическое сложение сдвинутого на 2 — > содержания сдвигаюшего регистра 6 с очередной константой вида 2 — + >. В сумматоре-вычитателе 4 производится вычитание полученного B сумматоре-вычитателе 3 результата из содержания сдвигающего регистра 7. Результаты итерации с выходов сумматоров-вычитатслсй 1, 2 и 4 младшими разрядами вперед записываются в старшие освобождающиеся при сдвиге разряды сдвигающих регистров

5, 6 и 7 и продвигаются при помощи тактовых (сдвигающих) импульсов к началу сдвигающих регистров 5 — 7. Соответствующее количество тактовых импульсов для продвижения информации в сдвигающих регистрах

5 — 8 подается с выходов блока 11 управления. После выполнения и итераций в сдвигающем регистре 6 находится значение квадратного корня.

При вычислении квадрата заданный аргумент подается в параллельном коде в сдвигающий регистр 5. Сдвигающие регистры 6—

8 устанавливаются в нулевое состояние.

На блок 10 подается значение знакового разряда сдвигающего регистра 5. Со второго выхода блока 10 на сумматор-вычнтатель 5 подается сигнал управления, определяющий режим сложения. Режим работы остальных сумматоров-вычитателей 1 — 3 остается прежним. B остальном процесс вычисления квадр а та совершенно аналогичен вышеописанному. После выполнения и итераций в сдвигающем регистре 7 находится значение квадратного аргумента.

Время вычисления квадратного корня или квадрата равно в тактах T=n +n(ïã+1)+ò, где т — число дополнительных разрядов для компенсации погрешности при сдвиге.

Наличие связей между вторым входом второго одноразрядного сумматора-вычитателя и первого входа блока памяти, второй выход которого соединен с первым входом третьего одноразрядного сумматора-вычитателя, выход которого соединен со вторым входом четвертого одноразрядного сумматора вычитателя, и второго выхода третьего сдвигающего регистра с вторым входом блока анализа знака, а .также второго выхода второго сдвигающего регистра с входом четвертого сдвигающего регистра, выход которого соединен со вторым входом третьего одноразрядного сумматора вычитателя позволяет расширить функциональные возможности устройства, т. е. вычислять функции квадратного корня и воз553612

Составитель в. Кривенко

Техред М. Семенов

Корректор H. Лук

Редактор В. Трофимов

Заказ 908/8 Изд. М 4 Тираж 815 Подписное

ЦНИИПИ Государственного комитета Совета Министров CCCP по делам изобретений и открытий

113035, Москва, )К-35, Раугнская наб., д. 115

Типография, пр. Сапунова, 2 ведения в квадрат без перестройки структуры.

Фор мул а изобретения

Устройство для вычисления элементарных функций, содержащее четыре сдвигающих регистра, выходы трех из которых соединены с первыми входами соответствующих одноразрядных сумматоров-вычитателей, выходы которых соединены со входами соответствующих сдвигающих регистров, второй выход первого сдвигающего регистра соединен с первым входом блока анализа знака, выходы которого соединены с управляющими входами всех четырех одноразрядных сумматоров-вычитателей, а выходы блока управления соединены с управляющими входами сдвигающих регистров и входом блока памяти, первый выход которого соединен со вторым входом первого одноразрядного сумматоравычитателя, отличающееся тем, что, с целью расширения функциональных возможностей, второй вход второго одноразрядного сумматора-вычитателя подсоединен к первому выходу блока памяти, второй выход которого соединен с первым входом третьего одноразрядного сумматора-вычитателя, выход

5 которого соединен со вторым входом четвертого одноразрядного сумматора-вычитателя, второй выход третьего сдвигающего регистра подсоединен ко второму входу блока анализа знака, а второй выход второго сдвигающего

10 регистра подсоединен ко входу четвертого сдвигающего регистра, выход которого соединен со вторым входом третьего одноразрядного сумматора-вычитателя.

Источники информации, принятые во вни15 мание при экспертизе:

1. Король В. Я., Оранский А. М., Рейхенберг А. Л. Быстродействующие интерационные методы вычисления квадратного корня.

«Теория и применение математических машин», Минск, изд. БГУ им. В. И. Ленина, 1972, стр. 162 — 163.

2. Патент Великобритании № 1 321 067, G 4А, опубл. в 1973.