Множительно-делительное устройство

Множительно-делительное устройство

Иллюстрации

Показать все

Реферат

 

сесоюа . мс тецтис -те хиичеои сА ) би 1лиотеий . "= ) ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВМДЕТЕЛЬСТВУ нц 553614

Союз Советских

Социалистически»

Республик (G1) Дополнительное к авт. свнд-ву (22) Заявлено 27.08.74 (21) 2054988!24 с присоединением заявки № (23) Приоритет

Опубликовано 05.04.77. Бюллетень № 13

Дата опубликования описания 25.05.77 (51) М. Кл С 06F 7/39

Государственный комитет

Совета Мииистроа СССР (53) УДК 687.325(088.8) ло делам иэобретеиий и открытий (72) Авторы изобретения

Б. В. Немытов и А. М. Оранский

Минский радиотехнический институт (71) Заявитель (54) МНОЖИТЕЛЬНО-ДЕЛ ИТЕЛЪНОЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и предназначено для одновременного выполнения двух операций умножения и деления.

Известны устройства для умножения и деления, работающие на основе время импульслого преобразования с интегрированием (1).

Недостатком этих устройств является низкое быстродействие и большая избыточность аппаратуры.

Наиболее близким техническим решением к предложенному является устройство, содержащее два регистра, сумматор, первый вход которого подключен к выходу первого регистра, первый вход которого подключен к второму входу сумматора и к первому входу устройства, и блок управления.

Недостатком этого устройства является значительное время выполнения операций умножения и деления.

Целью изобретения является повышение быстродействия и расширение функциональных возможностей устройства.

Эта цель достигается тем, что в устройство введены дополнительно сумматор и регистр, выход которого подключен к первому входу блока управления, второй вход которого подключен к первому выходу дополнительного сумматора, первый вход которого подключен к выходу второго регистра, первый вход которого подключен к выходу блока управления, ко второму входу первого регистра, третьему входу первого сумматора, второму входу дополнительного сумматора и к перво5 му входу дополнительного регистра, второй в. .од которого подключен к второму входу устройства, третий вход которого подключен к третьему входу дополнительного сумматора н к второму входу второго регистра, выход

10 дополнительного сумматора является выходом устройства.

На чертеже изображена схема устройства, где регистры — 1 —:3, сумматоры — 4, 5, блок управления — б, входы устройства — 7, 8.

15 Устройство работает следующим образом.

П е р в ы и э т а п. В исходном состоянии все ячейки сумматоров 4, 5 н регистров 1, 2, 3 устанавливаются в нулевое положение. В регистр 1 заносится значение а, в регистр 2 и сумматор 4 заносится значение b, в регистр 3 и сумматор 5 заносится значение с. В регистр 1 и сумматорах 4 и 5 отведено по одному разряду для фиксации знака соответствующего операнда а, b и с.

25 Устройство может реализовать множнтельно-делительную операцию для чисел, представленных двоичным или двоично-десятичным кодом. Для этого соответствующим образом должна быть построена схемная реа30 лизация регистров и сумматоров устройства.

553614 о = р — 1

Устройство может работать с числами с фиксированной запятой или с числом, представленным в нормальной форме. Во втором случае в разрядной сетке устройства отводится часть разрядов для фиксации порядков чисел. В данном описании рассмотрен конкретный пример работы реализации для двоич-ных чисел с фиксированной запятой.

Блок управления 6 анализирует состояние знаковых разрядов сумматоров 4, 5 и регистра 1 и в соответствии с ними вырабатывает и заносит в знаковый разряд сумматора 5 знак результата множительно-делительной операции.

При равенстве знаков операндов а и b знак результата соответствует знаку операнда с, в,противном случае обратному знаку этого операнда. B nocледующиi вычислениях знаковые разряды не участвуют.

Далее, производится нормализация чисел а в регистре 1 и b в регистре 2 и сумматоре 4.

Направление и величина необходимого сдвига числа с определяется направлением и величиной сдвигов при нормализации чисел а и

b. Если левому направлению сдвига (в сторону старших разрядов) приписать знак

«плюс», а правому — «минус», то направление и величина сдвига числа с будет определяться знаком и величиной простой зависимости где р и E — величина сдвига числа b и а соответственно.

Устройство реализует эту зависимость следующим образом.

Если первым нормализовалось число а, для случая а)1 и b) 1, то блок управления

6 подсчитывает последующие такты сдвига числа b до его нормализации и затем .производит сдвиг числа с в регистре 3 и сумматоре

5 на подсчитанное количество сдвигов вправо — в сторону младших разрядов. Если же первым нормализовалось число b, то блок управления 6 подсчитывает последующие такты сдвига числа а в регистре 1 до его нормализации и затем производит сдвиг числа с в регистре 3 и сумматоре 5 на подсчитанное количество тактов сдвига влево — в сторону старших разрядов. Если для нормализации числа а требуются сдвиги влево, т. е. а<

<05, а для числа b вправо, т. е. 6)1, то подсчитывается суммарное количество сдвигов для чисел а и b, после чего на это количество сдвигается число с вправо. Если же направление сдвигов для чисел а и b противоположное предыдущему условию, то число с сдвигается на суммарное количество сдвигов влево.

Для случая, когда а<0,5, b(0,5 и a)b, подсчитывается разность количества сдвигов при нормализации чисел а и b, а число с сдвигается на эту разность влево. Для случая а(0,5, b<0,5 и b)a, число с сдвигается на разность количеств сдвигов при нормали10

65 зации чисел а и b в сторону младших разрядов — вправо.

Затем начинается выполнение второго этапа, состоящего из последозательности шагов — выполнение множительно-делительной операции представляет собой итерационный процесс, реализующий зависимости (1) — (3) и состоит из ряда однотипных шагов.

Первый шаг. В регистрах 2 и 3 производится сдвиг соответствующих чисел bp u со, полученных после операции нормализации, на один разряд вправо для получения величин bo 2 — и со 2 — соответственно. С выходов сумматора 4 и регистра 1 соответствующие числа bo и ао подаются на соответствующие входы блока управления 6, где происходит сравнение пх величин. Причем, при подаче содержимого сумматора 4 и регистра

1 на блок управления 6 в данный момент— первое сравнение — и в последующих операциях сравнения значение содержимого сохраняется L сумматорс 7 и р -:гпстр:,. 1. По резул1тату операции сравнения блок управления 6 вырабатывает сигнал (;, по которому содержимое регистров 2 и 3 подается с сохранением в регистрах 2, 3 в сумматоры 4 и 5 соответственно для подсуммирования с содержимым сумматоров или для вычитания из содержимого сумматоров. Если же сравниваемые величины равны, то вырабатывается команда «Останов» и вычислительный процесс прекращается. В этом случае в сумматоре 5 зафиксирован результат вычислений.

Одновременно с суммированием (вычитанием) в сумматорах 4 и 5 производится сдвиг содержимого регистров 2, 3 на один разряд вправо для получения очередных приращений

bo 2 и с: 2 — используемых на втором шаге.

В то р о и ш а г. Как и на предыдущем шаге блок управления 6 сравнивает содержимое сумматора 4, с содержимым регистра 1 и вырабатывает сигнал, по которому содержимое регистров 2 и 3 подается, с сохранением этих содержимых в регистрах 2, 3, в сумматоры 4, 5 соответственно для подсуммирования или вычитания. Если же сравниваемые величины равны, то процесс прекращается (сигнал «Останов»), а в сумматоре 5 фиксируется результат вычислений.

Если блок управления 6 пе выработал сигнала «Останов», то продолжится выполнение следующих шагов вычисления, причем, все они аналогичны второму шагу и начинаются с анализа содержимого сумматоров 3 и 5.

Количество указанных шагов при выполнении вычислений составляет величину g, причем 1(g n, где п — количество разрядов разрядной сетки устройства, предназначенных для представления дробной части чисел. Если на каком-либо шаге вырабатывается блоком управления 6 сигнал «Останов», то это влечет за собой сокращение времени вычислений, так как этот сигнал в зависимо