Интегратор

Интегратор

Иллюстрации

Показать все

Реферат

 

ОП ИСАЙ ИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДПИЛЬСТВУ (61) Дополнительное к авт. свид-ну— (22) Заявлено 02.06.75 (21) 2139690/24 с присоединением заявки № (23) Приоритет (43) Опубликовано 05.04.77. Бюллетень № 13 (45) Дата опубликования описания 11.07,77 (11) 55363О" (51) М. Кл е G0667/18

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 681.335(088.8) (72) Автор; изобретения

В, Я. Голубок

Ордена Ленина институт кибернетики АН Украинской ССР (71) Заявитель (54) ИНТЕГРАТОР дхх ххх neð

20 де 1x

<пер

25 усилителе й.

Изобретение относится к области автоматики и вычислительной техники и предназначено для использования в установках различного назначения.

Известны интеграторы, используемые в аналого-цифровой вычислительной технике для интегрирования сигналов в течение длительного промежутка времени и содержащие интегрирующие усилители, ключи, устройство управления, счетчик, инвертирующие и суммирующие усилители (13.

Однако эти интеграторы обладают малой точностью.

Наиболее близким по технической сущности к данному изобретению является известный интегратор содержащий интегрирующие усилители, входы которых являются входами интегратора. В цепь обратной связи интегрирующих усилителей включены первый и второй переключатели. Выходы интегрирующих усилителей через третий и четвертый переключатели соединены с сигнальным входом пятого переключателя и подключены к первому входу блока определения знака и к входу инвертора, выход которого соединен с первым входом сумматора, с вторым входом блока определения знака и с сигнальным входом шестого пере. ключателя. Выходы пятого и шестого перекпючателей соединены с первым входом блока сравнения, второй вход которого соединен с первым источником опорного напряжения, а выход — с первым х входоМ блока управления и первым входом ревер.

5 сивного счетчика. Выход последнего подключен к управляющему входу цифроуправляемой проводимости, выход которой подключен к второму входу сумматора, Третий вход сумматора соединен со вторым источником опорного напряжения. Выход

10 блока определения знака соединен с управляемыми входами пятого и шестого переключателей и со вторым входом реверсивного счетчика. Выход сумматора является выходом интегратора (2).

В этом интеграторе точность интегрирования

15 входного сигнала снижена из-за прерывания процесса интегрирования на время переключения блока реле.

Абсолютная величина этой ошибки равна напряжение входного сигнала; — время переключения блока реле; постоянная времени интегрирующих

553630

Ь

1О

ЭО

Относительная величина этой ошибки

Я - х, пер

U+hU U Т U„Ü Ò Ь

1 х х пяп п р (1.

Ф где Ui — напряжение на выходе интегрирующе го усилителя в момент сравнения с опорным напря жением сравнивающего устройства;

Т вЂ” время одного цикла интегрирования, т.е. время, за которое напряжение на выходе интегрирующего усилителя достигает значения U> .

Как видно из формулы (1), при заданной относительной точности б ограничивается время одного цикла интегрирования, т.е. динамический диапазон входных сигналов, от уровня которых зависит скорость интегрирования.

Физически возникновение ошибки 60 объясняется тем, что один из интегрирующих усилителей после формирования сравнивающим устройством импульса сравнения уже перестал интегрировать, а второй еще не начал.

Целью изобретения является повышение точности интегрирования.

Поставленная цель достигается тем, что предложенный интегратор дополнительно содержит логический элемент И вЂ” ИЛИ, дополнительные переключатель, блок сравнения, инверторы и сумматор, Первый дополнительный инвертор, дополнительный сумматор и второй дополнительный инвертор соединены последовательно. Выход второго дополнительного инвертора соединен с первым входом дополнительного блока сравнения, второй вход которого соединен с выходом пятого и шестого переключателей, а выход — с вторым входом блока управления, выход которого через логический элемент И-ИЛИ соединен с управляющими входами йервого, второго, третьего и четвертого переключателей. Вход интегратора подключен ко входу первого дополнительного инвертора непосредственно, а к первому входу дополнительного сумматора через дополнительный переключатель, управляющий вход которого подключен к выходу блока определения знака Второй вход дополнительного сумматора соединен с первым источником опорного сигнала, На чертеже представлена блок- схема интегратора

Интегратор содержит первый 1 и второй 2 интегрирующие усилители, инвертор 3, блок определения знака 4, блок сравнения 5, блок управления 6, реверсивный счетчик 7, цифроуправляющую прово. димость 8, сумматор 9, логический элемент И— ИЛИ 10, первый дополнительный инвертор 11, дополнительный сумматор 12, второй дополнитель ный инвертор13, дополнительный блок сравне. ния 14, переключатели 15-20, дополнительный пере. юпочатель 21 источники опорного напряжения 22, 23.

Интегратор работает следующим образом.

При входном сигнале 0х = 0 (интегратор включен) на счетчике 7 записан код 1000...0. На пряжение на выходе цифроуправляемой проводимости 8 пропорционально произведению значения этого кода (так же как и для значения любого другого кода на ее входе) на значение опорного напряжения цифроуправляемой проводимости 8, Напряжение с выхода цифроуправляемой проводимости 8 поступает на сумматор 9, к которому для компенсации ненулевого начального значения подключен второй источник опорного напряжения, Предположим, что, начиная с начального момента времени, входное напряжение Ох интегрируется усилителем 1 или усилителем 2, (что не имеет прин ципиального.значения), При этом на управляющих входах переключателей 15, 18, 16 и 17 управляющий сигнал имеет такое значение, что сигнальные цепи переключателей 15, 18 разомкнуты, а сигнальные цепи переключателей 16„17 замкнуты.

Блок определения знака 4 по сигналам íà его входе с общей точки сигнальных цепей переключателей 17, 18 и инвертора 3 через управляющие входы переключателей 19, 20 замыкает сигнальные цепи одного из этих переключателей таким образом, что на их общей точке получается напряжение одного определенного знака, т.е. формируется:модуль входного напряжения Ох.

Через инвертор 3, восстанавливающий фазу проинтегрированного входного сигнала, измененную на 180 усилителем 1, проинтегрированный входной сигнал поступает на сумматор 9, на выходе которого образуется алгебраическая сумма напряжений, поданных на его вход, Как только напряжение с общей точки сигналь ных цепей переключателей 19,20 сравняется с первым опорным напряжением на входе блока сравнения 5, на его выходе формируется импульс,- возбуждающий блок управления 6 и переводящий счетчик 7 в ближайшее состояние по (+) или по (— ) счетной единице в зависимости от управляющегс сигнала с блока определения знака 4, В соответствии с новым кодом на выходе счетчика 7 меняется значение напряжения на выходе цифроуправляемой проводимости 8 и соответственно на выходе сумматора 9.

При одновременном переключении, переключателей 15, 18 на время переключения прерывается интегрирование входного сигнала, Для исключения Ж этого целесообразно организовать последовательность переключений переключателей следующим образом. При интегрировании входного сигнала усилителем 1 переключатель 16 должен начать переключаться раньше, чем переключатели 15, 17 и 18.

При интегрировании входного сигнала усилителем 2 переключатель 15 должен начать переключаться раньше, чем переключатели 16, 17 и 18, Оптимальный промежуток времени, на который раньше должен начать переключаться соответствующий переключатель, равен t = тп,р, где тпер— время переключеш я переключателя. В этом случае к моменту начала выключения, например, усилителя 1 усилитель 2 включается (т.е. включаются и

553630 выключаются сигнальные цепи переключателей 15 и 16) и за время тлер пока разомкнется сигнальная цепь переключателя 17 и замкнется цепь переключения переключателя 18, на его выходе уже будет напряжение у Дк

Благодаря такой последовательности переключений переключателей входной сигнал Ох интегрируется непрерывно. Разрыв непрерывности в общей точке сигнальных цепей переключателей 17 и 18 кажущийся, так как по окончании процесса переключения в этой точке восстанавливается истинное значение интеграла от входного напряжения, а ближайшее значение напряжения на выходе сумматора

9 поддерживается аналоговым запоминающим устройством, включающим в себя счетчик 7 и цифроуправляемую проводимость 8.

Формирование указанной последовательности переключений с заданием необходимых интервалов времени не должно зависеть от полярности и амплитуды входного сигнала. В противном случае устройство удастся настроить только лишь для одного какого-то определенного значения входного сигнала.

На выходе инвертора11 всегда формируется отрицательное значение входного сигнала 0х. Для этого при положительном входном сигнале 0х— сигнальная цепь переключателя 21 разомкнута управляющим сигналом с блока определения знака 4, при отрицательном входном-сигнале Ох сигнальная цепь переключателя 21 замкнута.

По каналу входного сигнала О„сумматор 12 имеет коэффициент передачи, равный К, по каналу первого опорного напряжения 1 коэффициент передачи равен 1. Напряжение на выходе сумматора 12 равно (— (U, — К U„)),íàâûõîäå инвертора 13, формирующего необходимую фазу сигнала на входе блока сравнения 14, — (U > — КО х) .

Докажем, что, если опорное„напряжение на входе блока сравнения 14 равно (U, -Kux)„30 щомежуток времени ь = Т вЂ” Т „где Т1 — время, за которое напряжение на выходе усилителя 1 или 2 достигает значения (U — K U„), не зависит от

1 входного сигнала U„

U„Ò

Ъ ц,у х

П Т, 13 t х

" х х . у 4 „ 1. + х » „ х х

Сигнал с выхода блока сравнения 14 поступает на вход блока управления 6. Блок управления 6 по сигналам с выходов блоков сравнения 5 и 14 через логический элемент И вЂ И 10 формирует необходимую последовательность управляющих сигналов переключателей 15 — 18 с требуемыми временными характеристиками.

Интервал времени t- можно регулировать в любых пределах изменением значения К, и в том числе сделать его равным т = тпер = к т

Использование новых элементов. логического ф элемента И вЂ” ИЛИ, дополнительных переключателей, блока сравнения, инверторов и сумматора, позволяет повысить точность интегрирования входного сигнала и увеличить динамический диапазон входных сигналов. В результате понижаются требования

15 к метрологическим характеристикам интегрирующих усилителей, переключателей, что расширяет область применения интегратора.

Формула изобретения

Интегратор, содержащий интегрирующие усилители, входы которых являются входами интегратора, в цепь обратной связи интегрирующих усилитечь лей включены первый и второй переключатели, выходы интегрирующих усилителей через третий и четвертыйпереключатели соединеныс сигнальным входом пятого переключателя и подключены к первому входу блока определения знака и к йходу

З1 инвертора, выход которого соединен с первым входом сумматора, с вторым входом блока опреде.ления знака и. с сигнальным входом шестого переключателя, выходы пятого и шестого переключателей соединены с первым входом блока сравнения, второй вход блока сравнения соединен с первым источником опорного напряжения, а выход — c первым входом блока управления и первым входом реверсивного счетчика, выход которого подключен к управляющему входу цифроуправляемой ,р проводимости, выход цифроуправляемой проводимости подключен к второму входу сумматора, третий вход сумматора соединен со вторым источником опорного напряжения, выход блока определения знака соединен с управляемыми входами щ пятого и шестого переключателей и со вторым входом реверсивного счетчика, выход сумматора является выходом интегратора, о т л и ч а ю щ и ис я тем, что, с целью поцышения точности работы, он содержит логический элемент И вЂ” ИЛИ, дополнительные переключатель, блок сравнения, инверторы и сумматор; причем первый дополнительный инвертор, дополнительный сумматор и второй дополнительный инвертор соединены последовательно; выход второго дополнительного инвертора соединен с первым входом дополнительного блока сравнения, второй вход которого соединен с выходом пятого и шестого переключателей, а выход — со вторым входом блока управления, выход которого через логический элемент И вЂ” ИЛИ соединен с управляющими входами

50 первого, второго, третьего и четвертого переключа553630

Составитель Л, Снимн1якова

ТехРед И A îù Корректор А. Власенко

Редактор Л. Утехина

Тираж 5 09 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам иэобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

За на э 194/39

Филиал ППП" Патент ", г. Ужгород, ул. Проектная, 4 телей; вход интегратора подключен ко входу первого дополнительного инвертора непосредственно, а к первом входу дополнительного сумматора через дэполйительный переключатель, управляющий вход которого подключен к выходу блокаопределеиия знака; второй вход дополнительного сумматора сое. динен с первым источником опорного сигнала.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР N 415677, МКИ G 06,7 1/00.

2. Смолов В,Б. "Аналоговые вычислительные машины", М, Высшая школа, 1972 r., стр. 197, рис.

V — 9 (прототип) .