Детектор качества частотно-манипулированного сигнала

Детектор качества частотно-манипулированного сигнала

Иллюстрации

Показать все

Реферат

 

пц 554627

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 31.01.73 (21) 1878264/09 с присоединением заявки Мв (51) М. Кл. Н 04L 3/04

Совета Министров СССР по делам изобретений и открытий

Опубликовано 15.04.77. Бюллетень Ме 14

Дата опубликования описания 11.05.77 (53) УДК 621.391.833.44 (088.8) (72) Авторы изобретения

В. М. Саух и А. С. Бегунов (71) Заявитель (54) ДЕТЕКТОР КАЧЕСТВА ЧАСТОТНО-МАНИПУЛИРОВАННОГО

СИГНАЛА

Государственный комитет (23) Приоритет

Изобретение относится к технике передачи дискретной информации и может быть применено в аппаратуре передачи данных (АПД) и устройствах телемеханики, в которых для передачи информации по каналу связи используется метод частотной манипуляции без разрыва фазы.

Известно устройство с повышенной достоверностью принимаемой информации, являющееся детектором качества передаваемого сигнала (1).

Известно устройство, содержащее формирователь входного сигнала по длительности, выходы которого подключены к логическому элементу И (2).

Однако известное устройство имеет недостаточную достоверность принимаемой информации, которая может быть повышена за счет значительного усложнения устройства.

Целью данного изобретения является улучшение коэффициента обнаружения ошибок при контроле параметров фазы принимаемого сигнала.

Цель достигается за счет того, что формирователь выполнен в виде выделителя нульпересечения, соединенного своими выходами с входами двух таймеров, выходы которых подключены к первому логическому элементу

ИЛИ, выход этого элемента через логический элемент НЕ соединен со входом регулируемоro порогового селектора, последний своим выходом подключен к одному из входов второго

- логического элемента ИЛИ, другой вход которого соединен с выходом логического элемен5 та И.

На чертеже дана схема предлагаемого детектора качества частотно-манипулированного сигнала.

Детектор состоит из формирователя вход10 ного сигнала по длительности, выполненного в виде выделителя 1 нуль-пересечений, соединенного с двумя одинаковыми таймерами 2 и

3, подключенными к первому логическому элементу ИЛИ 4, соединенному через элемент

15 НЕ 5 с входом регулируемого порогового селектора 6. Последний соединен с логическим элементом ИЛИ 7, второй вход которого подключен к выходу логического элемента И 8.

Цепь частотно-манипул иро ванного (ЧМ) сигнала, принятого из выделителя 1 нуль-пересечений, на каждом из двух выходов которого поочередно вырабатываются короткие импульсы, соответствующие моментам перехода через нуль мгновенного значения принимаемого ЧМ-сигнала и используемые для запуска таймеров 2 и 3.

Один из выходов блока 1 подключен к входу таймера 2, другой — к входу таймера 3.

Импульсы с выходов таймеров подаются на

30 входы элементов И 8 и ИЛИ 4.

554627

35

50

Составитель И. Горелова

Тех ред А. Камыш ни кова

Корректор Л. Котова

Редактор А. Попова

Заказ 913/16 Изд. ¹ 374 Тираж 815 Подписное

Ц11ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5 пр. Сапунова, 2

Типография, Длительность импульсов, вырабатываемых таймерами, одинакова и выбрана меньше длительности полупериода верхней из рабочих частот принимаемого ЧМ-сигнала, поэтому при отсутствии влияния помех на принимаемый сигнал эти импульсы по времени не перекрываются, и на выходе элементов И сигнала нет.

Импульсы, поступающие на вход селектора

6, должны быть короче порогового значения, при котором он срабатывает.

Это возможно, если пороговое значение селектора больше разности между длительностью полупериода нижней из рабочих частот принимаемого ЧМ-сигнала и длительность импульсов таймеров 2 и 3.

Выход элемента И 8 и выход селектора 6 подключены ко входам элемента ИЛИ 7, выход которого является выходом устройства.

Таким образом, при отсутствии помех сигнал ошибки на выходе устройства не вырабатывается.

С другой стороны, при пораукении принимаемого сигнала достаточно сильной помехой интервалы времени между импульсами на выходе выделителя 1 нуль-пересечений, запускающими таймеры 2 и 3, могут либо уменьшаться настолько, что импульсы таймеров, подаваемые на входы элемента И 8, перекрываются по времени, либо могут увеличиться настолько, что интервалы между импульсами таймеров станут слишком велики.

В первом случае появляется сигнал на выходе элемента И 8, а во втором — на выходе селектора 7 и в обоих случаях — на выходе всей схемы.

Выделитель 1 нуль-пересечений может быть реализован на основе дифференцирующих цепочек, выделяющих раздельно передние и задние фронты импульсов на выходе усилителяограничителя 10, а в качестве таймеров можно использовать ждущие мультивибраторы. Селектор 7 может быть реализован на основе заряда-разряда RC-цепи. Таймеры и селектор могут быть также реализованы на основе счетчиков импульсов, если в модеме имеется генератор достаточно высокой тактовой частоты. В последнем случае почти все устройство может быть выполнено на дискретных логических микросхемах, что дает большие технологические преимущества по сравнению с известными техническими решениями.

Таким образом, данное устройство позволяет повысить достоверность принимаемой информации за счет контроля одного из параметров принимаемого сигнала, т. е. косвенным методом.

Формула изобретения

Детектор качества частотно-манипулированного сигнала, содержащий формирователь входного сигнала по длительности, выходы которого подключены к логическому элементу И, отличающийся тем, что, с целью улучшения коэффициента обнаружения ошибок при контроле параметров фазы принимаемого сигнала, формирователь выполнен в виде выделителя нуль-пересечений, соединенного своими выходами с входами двух таймеров, выходы которых подключены к первому логическому элементу ИЛИ, выход этого элемента через логический элемент НЕ соединен с входом регулируемого порогового селектора, последний своим выходом подключен к одному из входов второго логического элемента

ИЛИ, другой вход которого соединен с выходом логического элемента И.

Источники информации, принятые во внимание при экспертизе:

1. Патент Японии 41-79685, кл. 98 (5) Е-21, 1966 г.

2. Оргсвязь, «Связьиздат», М., 1960.