Устройство контроля дискретных каналов

Устройство контроля дискретных каналов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик тт @gal()pggQQ+ ВКДЕТЕЙЬС7ВУ (61) Дополнительное к авт. свнд-ву (22) Заявлено f 0.04.75 .(21) 2122824/09 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15.04.77. Бюллетень . 14

Дата опубликования описания 11.05.77 (51} М. Кл. - Н 04L 11/08/, Н 04В 3/46

Государственный комитет

Совета Министров СССР (53) УДК 621.396.666 (088.8) но делам изобретений и открытий (72) Авторы изобретения

А. А. Миронов и P. К. Охапкин (71} Заявитель (54) УСТРОЙСТВО КОНТРОЛЯ ДИСКРЕТНЫХ КАНАЛОВ

Изобретение относится к связи и может использоваться в устройствах обработки принимаемой информации.

Известно устройство контроля дискретных каналов, содержащее последовательно соединенные анализатор принимаемых сигналов, счетчик ошибок, формирователь сигналов

«Авария-норма», дешифратор циклов измерения и блок сигнализации, а также счетчик тактовых импульсов, управляемый генератором и подключенный к дешифратору циклов измерения (11.

Однако в известном устройстве время анализа состояния канала не зависит от качества дешифратора циклов измерения, в результате чего для достоверной оценки время анализа должно быть достаточно большим.

Цель изобретения — сокращение времени и повышение достоверности контроля.

Поставленная цель достигается тем, что в устройство контроля дискретных каналов введены триггер, линия задержки, первый и второй элементы И и элемент ИЛИ, при этом дополнительный выход счетчика ошибок подключен к одному из входов триггера, к другому входу которого подключен выход счетчика тактовых импульсов через линию задержки, вход которой соединен с первымн входами первого и второго элементов И, к вторым входам которых подключены соответственно парафазные выходы триггера, а выходы первого и второго элементов И подключены к соответствующим входам элемента ИЛИ, к другим входам которого подключены выходы дешифратора циклов измерения, а выход элемента ИЛИ подключен ко входам «Сброс» счетчика ошибок, счетчика тактовых импульсов и формирователя сигналов «Авария-норма», кроме того, к входу блока сигнализации

10 подключен выход первого элемента И.

На чертеже изображена структурная электрическая схема предло кенного устройства.

Устройство содержит последовательно соединенные анализатор 1 принимаемых снгна15 лов, счетчик 2 ошибок, формирователь 3 сигналов «Авария-норма», дешифратор 4 циклов измерения, блок 5 сигнализации, счетчик

6 тактовых импульсов, управляемый генератором 7 и подключенный к дешнфратору 4

20 циклов измерения, прн этом дополннтсльный выход счетчика ошибок 2 подключен к одному из входов триггера 8, к другому входу которого подключен выход счетчика 6 тактовых импульсов через линию задержки 9, вход ко25 торой соединен с первыми входамн первого н второго элементов И 10 и 11, вторым входам которых подключены соответственно парафазные выходы триггера 8, а выходы первого и второго элементов 1Л 10 t 11 подклюЗ0 чены к соответствующим входам элемента

554633

ИЛИ 12, к другим входам последнего подключены выходы дешифратора 4 циклов измерения, а выход элемента ИЛИ 12 — к входам «Сброс» счетчика 2 ошибок, счетчика 6 тактовых импульсов и формирователя 3 сигналов «Авария-норма», кроме того, к выходу блока 5 сигнализации подключен выход первого элемента И 10.

Устройство работает следующим образом.

Ошибочно принятые сигналы с выхода анализатора 1 поступают на вход счетчика 2 ошибок и просчитываются последним в течение времени 4,. Измеренное число ошибок

К за время t,, сравнивается с допустимыми значениями К и К )К . С приходом импульса с выхода счетчика тактовых импульсов, соответствующего окончанию 4,, на один из входов дешифратора 4, в зависимости от соотношения К, К и К, возможны три случая: если К(Кь то на выходе дешифратора 4 появляется импульс, который через элемент

ИЛИ 12 поступает на входы «Сброс» счетчиков 2 и 6 и формирователя 3, в результате чего устройство переводится в исходное состояние. Отсутствие сигнала на выходе дешифратора 4 соответствует сигналу «Норма».

Если К)К, то в конце 4, появляется импульс на выходе дешифратора 4, поступающий в блок 5 сигнализации как сигнал «Авария», через элемент ИЛИ 12 переводит устройство в исходное состояние.

Если К (К(К, то ни на одном из выходов дешифратора 4 импульсы не появляются, счетчик 2 продолжает подсчет ошибок за время T=t„+t„. Подсчитанное число ошибок

К сравнивается с допустимым значением Кз.

Если К)К, то импульсом с выхода счетчика 2 триггер 8 переводится в состояние

«единица». С приходом импульса с выхода счетчика 6, соответствующего окончанию времени Т, сигнал с выхода триггера 8 через элемент И 10 поступает в блок сигнализации как сигнал «Авария» и через элемент ИЛИ

12 переводит устройство в исходное состояние, а через полтакта импульсом с выхода счетчика 6 через линию задержки 9 триггер

8 переводится в состояние «ноль».

Если же К(К, то по окончании времени T с выхода триггера 8 импульс через элементы

И 11 и ИЛИ 12 переводит устройство в исходное состояние, при этом отсутствие сигна5

ЗО

50 ла с выхода элемента И 10 соответствует сигналу «Норма» в блоке 5 сигнализации.

Использование новых элементов выгодно отличает предлагаемое устройство от известного, поскольку время анализа зависит от состояния канала. При явно выраженных состояниях канала время анализа уменьшается.

Если за время t„îïðåäåëèòü состояние канала затруднительно (неопределенность), то время анализа увеличивается, за счет чего повышается достоверность контроля.

Таким образом, предлагаемое устройство позволяет уменьшить среднее время анализа и повысить достоверность контроля.

Формула изобретения

Устройство контроля дискретных каналов, содержащее последовательно соединенные анализатор принимаемых сигналов, счетчик ошибок, формирователь сигналов «Авариянорма», дешифратор циклов измерения и блок сигнализации, а также счетчик тактовых импульсов, управляемый генератором и подключенный к дешифратору циклов измерения, отличающееся тем, что, с целью сокращения времени и повышения достоверности контроля, введены триггер, линия задержки, первый и второй элементы И и элемент ИЛИ, при этом дополнительный выход счетчика ошибок подключен к одному из входов триггера, к другому входу которого подключен выход счетчика тактовых импульсов через линию задержки, вход которой соединен с первыми входами первого и второго элементов И, ко вторым входам которых подключены соответственно парафазные выходы триггера, выходы первого и второго элементов И подключены к соответствующим входам элемента ИЛИ, к другим входам которого подключены выходы дешифратора циклов измерения, а выход элемента ИЛИ подключен ко входам «Сброс» счетчика ошибок, счетчика тактовых импульсов и формирователя сигналов «Авария-норма», кроме того, к входу блока сигнализации подключен выход первого элемента И, Источник информации, принятый во внимание при экспертизе:

1. Авторское свидетельство СССР № 346806, М. Кл. Н 041 11/08, 1970 (прототип).

554633

Сост а витель E. П оги блов

Техред И, Карандашова

Корректор Л. Брахнина

Редактор Л. 11опова

Типография, пр. Сапунова, 2

Заказ 982/10 Изд. М 372 Тираж 815 Подписное

1з,НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, 7К-35, Раушская паб., д. 4/5