Устройство для деления

Устройство для деления

Иллюстрации

Показать все

Реферат

 

С П И С А Н И Е пц 556435

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сома Советских

Социалистических

Ресгублик (б1) Дополнительное к авт. свид-ву (22) Заявлено 13.09.74 (21) 2059840/24 (51) Ч. Кл. - О 06F 7, 52 с присоединением заявки М (23) Приоритет

Опубликовано 30.04.77. Бюллетень Ме 16

Дата опубликования описания 22.0б.77

Государственный комитет

Совета Министров СССР ло делам изобретений а открытий (53) УДК 687.325(088,8) (72) Авторы изобретения

В. И. Жабин, В. И. Корнейчук и В. П. Тарасенко (71) Заявитель

Киевский ордена Ленина политехнический институт им. 50-летия

Великой Октябрьской социалистической революции (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

Изобретение относится к области вычислительной техники и может быть применено в цифровых вычислительных машинах последовательно-параллельного действия.

Известны устройства для деления, в которых осуществляется последовательный ввод делимого в регистры устройства.

Недостатком этих устройств является время выполнения операции деления, равное 2.

Наиболе близким техническим решением к изобретению является устройство, содержащее сумматор, регистр делителя, вспомогательный регистр, регистр частного и блок управления, вход которого подключен к первому выходу регистра частного, первый вход которого подключен к первому выходу сумматора, первая группа поразрядных входов которого подключена к первым поразрядным выходам вспомогательного регистра, поразрядные входы которого подключены к поразрядным выходам сумматора.

Для повышения быстродействия в предлагаемое устройство введены дополнительно сумматор, регистр сдвига, элементы И и элемент ИЛИ, причем поразрядные выходы регистра делителя подключены K первой группе поразрядных входов дополнительного сумматора, вторая группа поразрядных входов которого подключена к соответствующим поразрядным выходам регистра сдвига, первый вход которого подключен к выходу первого элемента И, первый вход которого подключен к входу устройства, а второй вход первого элемента И подключен к первому выходу блока управления. К, первым входам второго н третьего элементов И, вспомогательного регистра и регистра частного, второй выход блока управления подключен к первым входам четвертого и пятого элементов И, вы1О ходы которых подключены к соответствующим вторым и третьим входам регистра частного и вспомогательного регистра и к второму входу регистра сдвига, второй вход пятого элемента И подключен к выходу элемен15 та ИЛИ, два входа которого подключены к соответствующим выходам вспомогательного регистра и к второму входу третьего элемента И, другие два выхода вспомогательного регистра подключены соответственно к вто20 рому и третьему входам четвертого элемента

И, к второму входу второго элемента И, выходы второго и третьего элементов И подключены к соответствующим входам регистра делителя, выходы дополнительного сумматора

25 подключены к второй группе поразрядных входов сумматора.

На чертеже показана схема устройства.

Схема содержит регистр делителя 1, вспомогательный регистр 2, регистр частного 3, 3 ) сумматоры 4, 5, блок управления б, регистр

556435

3 сдвига 7, элементы И 8 — 12, элементы

ИЛИ 13.

Работа устройства заключается в следующем.

В исходном состоянии прямой код нормализованного делителя записан в регистре

1, в регистре 7 записана единица в старшем разряде, в п-м дробном разряде регистра частного 3 — маркерная единица, а вспомогательный регистр 2 установлен в нулевое состояние. К началу каждого цикла вычисления на вход устройства, начиная со старших разрядов, поступает очередной разряд делимого, величина которого должна быть меньше единицы.

Цикл вычисления состоит из двух тактов.

В первом такте блок управления о выдает разрешающий сигнал на первые входы элементов И 8, 9 и 10, на цепь приема кода регистра частного 3 и на цепи приема и выдачи кода вспомогательного регистра 2. Если во втором знаковом разряде вспомогательного регистра 2 имеется 1, то срабатывает элемент И 10. Единичный сигнал с выхода элемента И 10 поступает на цепь выдачи пря»ого кода регистра делителя 1, в результате ч-;го прямои код делителя из регистра 1 выдаегся в сумматор 5;.:

Если во втором знаковом разряде регистра 2 записан нуль, то срабатывает элемент

И 9. В этом случае из регистра 1 выдается дополнительный код делителя. Дополнительный код делителя может быть получен, например, путем выдачи обратного кода регистра 1 с одновременной подачей логическои единицы на вход цепи переноса младшего разряда сумматора б. Выдачей кода сдвигового регистра 7 управляет очередной разряд делимого, поступающий на вход устроиства.

Если очередной разряд делимого равен единице, то открывается элемент И 8 и единичныи сигнал с его выхода осуществляет выдачу кода сдвигового регистра i в сумматор

Ь, в противном случае код из регистра 7 не выдается. Коды регистров 1 и / суммируются в сумматоре о, а полученный промежуточный результат суммируется с кодом регистра

2 в сумматоре 4. Окончательная сумма записывается в регистр 2. Одновременное выполнение выдачи и приема кода регистра 2 вполне возможно, так как указанный регистр является сдвиговым и должен быть выполнен на триггерах с внутренней задержкой.

Цепь приема кода в предмладший разрядрегистра частного 3 должна обеспечивать задержку приема кода на время, необходимое для полного формирования кода в сумматоре 4. Во втором такте блок управления

b выдает разрешающий сигнал на первые входы элементов 11 11 и 12, Если в первом знаковом разряде вспомогательного регистра

2 имеется единица, а во втором знаковом разряде записан нуль, то срабатывает элемент И 11. Сигнал с выхода элемента И 11 осуществляет правый сдвиг на один двоич30

65 ный разряд содержимого регистров 2, 3 и 7.

При любой другой комбинации цифр в знаковых разрядах вспомогательного регистра 2 открывается элемент И 12, так как на его вход поступает единичный сигнал с выхода элемента ИЛИ 13. В результате этого осуществляется левый сдвиг на один двоичный разряд содержимого регистров 2 и 3. На этом заканчивается один цикл вычисления.

Процесс вычисления продолжается до тех пор, пока маркерная единица не окажется в старшем разряде регистра частного 3. В этом случае сигнал с выхода старшего разряда регистра частного 3 поступает в блок управления б, и вычисление прекращается. Целая часть полученного результата находится в предстаршем разряде регистра частного 3, а дробная часть — в и-дробных разрядах этого регистра.

Таким образом, за счет введения дополнительных блоков и связей в предложенное устройство реализуется операция деления при последовательном вводе делимого за время, меньшее 2п циклов.

Формула изобретения

Устройство для деления, содержащее сумматор, регистр делителя, вспомогательный регистр, регистр частного и блок управления, вход которого подключен к первому выходу регистра частного, первый вход которого подключен к первому выходу сумматора, первая группа поразрядных входов которого подключена к первым поразрядным выходам вспомогательного регистра, поразрядные входы которого подключены к поразрядным выходам сумматора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в устройство введены дополнительно сумматор, регистр сдвига, элементы И и элемент ИЛИ, причем поразрядные выходы регистра делителя подключены к первой группе поразрядных входов дополнительного сумматора, вторая группа поразрядных входов которого подключена к соответствующим поразрядным выходам регистра сдвига, первый вход которого подключен к. выходу первого элемента

И, первый вход которого подключен к входу устройства, а второй вход первого элемента И подключен к первому выходу блока управления, к первым входам второго и третьего элементов И, вспомогательного регистра и регистра частного, второй выход блока управления подключен к первым входам четвертого и пятого элементов И, выходы которых подключены к соответствующим вторым и третьим входам регистра частного и вспомогательного регистра и к второму входу регистра сдвига, второй вход пятого элемента

И подключен к выходу элемента ИЛИ, два входа которого подключены к соответствующим выходам вспомогательного регистра и к второму. входу третьего элемента И, другие два выхода вспомогательного регистра под556435 б

Составитель В. Жуков

Техред Л. Котова

Релактор Т. Рыбалова

Корректор Т. Добровольская

Заказ 1! 12/7 Изд, М 419 Тираж 815 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 ключены соответственно к второму и третьему входам четвертого элемента И, к второму входу второго элемента И, выходы второго и третьего элементов И подключены к соответствующим входам регистра делителя, выходы дополнительного сумматора подключены к второй группе поразрядных входов сумматора.