Устройство для контроля мультиплексного канала

Устройство для контроля мультиплексного канала

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е пп 556442

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 12.05.75 (21) 2134789/24 с присоединением заявки ¹ (23) Приоритет

Опуоликовано 30.04.77. Бюллетень № 16

Дата опубликования описания 22.06.77 (51) М. Кл.- G 06F 11/00

Гасударственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.325(088,8) (72) Авторы изобретения

В. С. Федянин, А. Я. Ковалев, Т. А. Кулапина и Г. В. Гайченко (71) Заявитель

;(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ МУЛЪТИПЛЕКСНОГО,КАНАЛА

Изобретение относится к вычислительной технике и касается аппаратного контроля устройств вычислительной техники.

Известно устройство для контроля последовательности выполнения микрокоманд в микропрограммном процессоре, в котором правильность порядка выполнения микрокоманд обеспечивается сравнением содержимого регистра микрокоманды и регистра кода операции (I J.

Однако это устройство невозможно использовать для контроля блоков мультиплексного канала.

Известно также наиболее близкое по техническому решению к изобретению устройство для контроля мультиплексного, канала, содержащее блок памяти, регистр кода данных, счетчик данных и блок управления, причем первые вход и выход блока памяти являются входами устройства, два других входа и выхода блока памяти соединены соответственно с первыми выходами и входами регистра кода данных и счетчика данных (2).

В известном устройстве контроль блоков мультиплскспого канала осуществляется с помощью контроля на четность.

Недостатком этого устройства является то, что примененный метод контроля может внести существенную избыточность и не обеспечивает полного контроля блоков мультиплексного канала.

Цель изобретения — повышение надежности устройства.

Это достигается тем, что в устройство введены схема сравнения, два элемента И и триггер, причем выходы блока управления соединены соответственно с первыми входами двух элементов И и с входами триггера, 1О выход которого подключен к вторым входам двух элементов И, выход первого элемента И связан с вторым входом счетчика данных, выходы регистра кода данных и счетчика данных — с входами схемы сравнения, выход

Г5 которой соединен с третьим входом второго элемента И, выход второго элемента И является выходом устройства.

На чертеже представлена структурная схе2О ма устройства для контроля мультиплексного канала и блоки мультиплексного канала, Устройство содержит регистр 1 номера активного подканала, регистр 2 команды ввода — вывода, блок 3 управления, блок 4 па25 мяти, регистр 5 кода операции, регистр 6 кода данных, счетчик 7 данных, регистр 8 адреса управляющего слова, регистр 9 связи с интерфейсом, блок 10 памяти подканалов, счетчик 11 байтов, триггер 12, схему 13 сравзо пения, элементы И 14 и 15, 556442

Блоки 1 — 11 образуют мультиплексный канал, причем для контроля мультиплексного канала могут быть использованы следующие блоки мультиплексного канала: блок 4 памяти, регистр 6 кода данных и счетчик 7 данных.

Работает устройство следующим образом.

Каждому периферийному устройству при приеме от него или при передаче на него сообщений выделяется зона блока памяти, часть которой выполняет функции памяти подканала для хранения текущих параметров операций ввода †выво (показания регистра

8 адреса управляющего слова, регистра 5 кода операций, регистра 6 кода данных, счетчика 7 данных), соответствующих последнему сеансу связи для данного подканала. Если в памяти подканала хранятся значения блоков 8, 5, 6 и 7 (адреса ячеек памяти 00...000, 00...001, 00...010, 00...011), то информация записывается (считывается) с пятой ячейки (адрес 00.100). При такой организации приема (передачи) сообщений разница в показаниях регистра 6 и счетчика 7 постоянна в течение приема или передачи сообщения (в данном конкретном случае равна 3). При поступлении на триггер 12 сигнала «конец ввода (вывода)», триггер переключается и разрешает прохождение сигналов с соответствующего выхода блока 3 управления через элементы И 14 и 15. Через элемент И 14 на счетный вход счетчика 7 начинают поступать импульсы счета. Количество этих импульсов равно разности показаний регистра 6 и счетчика 7 (в данном случае 3). В результате такой операции показания регистра 6 и счетчика 7 выравниваются при правильной работе последних.

Сигналы с информационных выходов регистра 6 и счетчика 7 поступают на входы схемы 13 сравнения. При правильной работе регистра 6 и счетчика 7 после выравнивания их показаний сигнал с выхода схемы сравнения отсутствует и импульс опробывания с блока 3 управления через элемент И 15 не проходит. B случае ошибки в работе регистра

6 и счетчика 7 сравнения их кодов не происходит, сигнал опробывания с блока управления проходит через элемент И 15, в результате чего на его выходе появляется сигнал

«ошибка». Следующим сигналом с блока 3

5 управления после сигнала опробывания триггер 12 переключается в первоначальное состояние, и мультиплексный канал переходит к обслуживанию очередного направления.

Преимуществом предлагаемого устройства

10 является то, что контроль мультиплексного канала происходит каждый раз, когда какойлибо подканал мультиплексного канала заканчивает прием (передачу) сообщения от внешнего устройства, что повышает эффек15 тивность контроля.

Формул а изобретения

Устройство для контроля мультиплексного

20 канала, содержащее блок памяти, регистр кода данных, счетчик данных и блок управления, причем первые вход и выход блока памяти являются входами устройства, два других входа и выхода блока памяти соеди25 иены соответственно с первыми выходами и входами регистра кода данных и счетчика данных, отличающееся тем, что, с целью повышения надежности, в устройство введены схема сравнения, два элемента И и триг30 гер, причем выходы блока управления соединены соответственно с первыми входами двух элементов И и с входами триггера, выход которого соединен с вторыми входами двух элементов И, выход первого элемента И соеди35 нен с вторым входом счетчика данных, выходы регистра кода данных и счетчика данных соединены с входами схемы сравнения, выход которой соединен с третьим входом второго элемента И, выход второго элемента И яв4О ляется выходом устройства, Источники информации, принятые во внимание при экспертизе:

1. Лвт. св. № 512471, G 06F 9/16, 1974.

45 2. Каган Б. М., Каневский М. Н. Цифровые вычислительные машины и системы. М., Энергия, 1974, с, 509 — 513.,5Б6442

Составитель В. Крылова

Техред Л. Котова

Корректор О. Тюрина

Редактор И. Грузова

Типография, пр, Сапунова, 2

Заказ 1112/14 Изд. Л" 419 Тираж 8!5 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская паб., д. 4/5