Цифровое интегрирующее устройство для решения систем линейных дифференциальных управлений

Цифровое интегрирующее устройство для решения систем линейных дифференциальных управлений

Иллюстрации

Показать все

Реферат

 

.—.ЩВЕРВ МЖ

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 10 556464

Сокээ Советских

Соцкалкстн ipcKRx

Республик

4 (61) Дополнительное к авт. свид-ву (22) Заявлено 25.11.74 (21) 2077686i24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 30.04.77. Бюллетень ¹ 16

Дата опубликования описания 20.06.77 (51) М. Кл G 063 1/02

Ж %=

Государственный комитет

Совета Министров СССР

llo делам изобретений и открытий (53) УДК 681.3(088.8) (72) Авторы изобретения

Н. И. Алишов, В. П. Боюн и Л. Г. Козлов

Ордена Ленина институт кибернетики АН Украинской ССР (71) Заявитель (54) ЦИФРОВОЕ ИНТЕГРИРУЮЩЕЕ УСТРОЙСТВО

ДЛЯ РЕШЕНИЯ СИСТЕМ ЛИНЕЙНЫХ ДИФФЕРЕНЦИАЛЬНЫХ

УРАВНЕНИЙ

Изобретение относится к области вычислительной техники и может быть применено при построении цифровых интегрирующих машин и устройств для решения систем обыкновенных дифференциальных уравнений.

Известно устройство для решения линейных дифференциальных уравнений, содержащее интеграторы, блоки умножения, группы элементов И, блоки памяти и управления (IJ, Недостатком известного устройства является большое количество оборудования и сложность решения системы дифференциальных уравнений.

Наиболее близким по технической сущности к изобретению является цифровое интегрирующее устройство для решения систем линейных дифференциальных уравнений, содержащее блоки приращений функций, выходы которых соединены с первыми входами элементов И первой группы, интеграторы, выходы которых соединены с первыми входами элементов И второй группы, блок управления, выход которого соединен с вторыми входами элементов И первой и второй групп и с входом запоминающего блока, выход которого подключен к первым входам блоков умножения (2).

Недостатком этого устройства является большой объем оборудования, Целью изобретения является упрощение устройства.

11оставленная цель достигается тем, что выходы элементов И первой группы соединены с вторыми входами блоков умножения, а выходы элементов И второй группы объединены общей шиной и подключены к третьим входам блоков умножения, выходы которых соединены со входами интеграторов.

10 Блок-схема устройства приведена на чертеже.

Схема содержит интеграторы 1, блоки умножения 2, блоки 3 приращений функций, запоминающий блок 4, блок управления 4, эле15 менты И 6 первой группы, элементы И 7 второй группы.

Работа устройства происходит следующим образом.

На первом такте с выхода блока 4 на бло20 ки 2 подаются коэффициенты первого столбца решаемой системы уравнений. Одновременно открывается элемент И 7 первого интегратора 1, который подключает данный интегратор через общую шину всех блоков 2. Блоки 2

>5 осуществляют умно>кение значения приращения, поступаюшего с первого интегратора 1, на коэффициенты первого столбца системы у авцений. Полученные на выходах устройств умножения 2 значения произведений прира30 щения на коэффициенты подаются на входы

Составитель Л. Козлов

Техред 3. Тарасова

Корректор А. Николаева

Редактор Т. Рыбалова

Заказ 1119/5 Изд. № 410 Тираж 815 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 соответствующих интеграторов 1 и суммируются в них.

На втором такте осуществляется выдача коэффициентов второго столбца системы уравнений, их умножение на.значение приращения переменной с второго интегратора 1 и суммирование значений произведений в соответствующихх интегр а то р à Y 1.

Аналогично осуществляется обработка и остальных столбцов системы уравнений. На (а+1)-м такте из блока 4 выдаются соответствующие коэффициенты. Одновременно с этим закрываются все элементы И 7 и открываются все элементы И 6, и на блоки 2 из блоков 3 подаются соответственно приращения функций. На выходах блоков 2 получаются значения произведений, соответствующих коэффициентов на приращения функций, которые поступают на соответствующие интеграторы 1.

Описанные выше (n+1) тактов повторяются многократно так, что на выходах интеграторов 1 получаются приращения искомых переменных. Последовательность выдачи коэффициентов столбцов системы уравнения из блока 4 определяются блоком 5.

Благодаря мнению связей между блоками в предлагаемом устройстве при одних и тех же быстродейств i!I и точности решения систем линейных дифференциальных уравнений и-ro порядка сокращено оборудование.

5 Формула изобретения

Цифровое интегрирующее устройство для решения систем линейных дифференциальных уравнений, содержащее блоки приращений функций, выходы которых соединены с первыми входами элементов И первой группы, интеграторы, выходы которых соединены с первыми входами элементов И второй группы, блок управления, выход которого соединен с вторыми входами элементов И первой и второй

15 групп и с входом запоминающего блока, выход которого подключен к первым входам блоков умножения, отличающееся тем, что, с целью упрощения устройства, выходы элементов И первой группы соединены с вто23 рыми входами блоков умножения, а выходы элементов И второй группы объединены общей шиной и подключены к третьим входам блоков умножения, выходы которых соединены с входами интеграторов.

25 Источники информации, принятые во внимание при экспертизе:

1. Авт. св. № 450198, кл. G 06J 1/02, 13.03.73, 2. Авт, св. № 468267, кл. G 06J 1/02, 30,10.72,