Устройство для коррекции базовых регистров при стековом распределении памяти

Устройство для коррекции базовых регистров при стековом распределении памяти

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Реслублин (11) 557364 (61) Дополнительное к авт, свид-ву (22) Заявлено15.04,76 (21) 2347285/ 1 с присоединением заявки № (23) Приоритет (43) Опубликовано05,ОЙ. 77.Бюллетень №17 (5I) N. Кл.т 06 Г 13/06

G 06 Г 9/19

Госудорстоениый комитет

Соовто Мииистроо СССР оо долам изооретений и открытий (53) УДК681.325 (088 ° 8) (45) Дата опубликования описании 09.07,77

Б, А, Бабаян, Ю. Х. Сахин, Г. Ф, Типалин, В. А. Крыленко и E. А. Петрушин (72) Авторы изобретения (71) Заявитель ч (54) УСТРОИСТВО ДЛЯ КОРРЕКЦИИ БАЗОВЫХ РЕГИСТРОВ

ПРИ СТЕКОВОМ РАСПРЕДЕЛЕНИИ ПАМЯТИ

Изобретение относится к вычислительной технике.

Известно устройство для изменения адpecos в стековой памяти, содержащее регистры приема, выдачи, адреса, блок управления и арифметический блок (11.

Недостатком известного устройства является большая сложность и невысокое быстродействие.

Наиболее близким техническим решением к 10 предложенному изобретению является устройство для коррекции базовых регистров при стековом распределении памяти, содержащее рет истр приема, блок формирования связуюшей информации, блок формирования програм- а мной информации, блок управления, арифметический блок, блок базовых регистров, ре« гистр выдачи, регистр адреса, вход которого соединен с выходом .арифметического блока, а выход подключен к выходным адрес- 20 ным шинам устройства, вход регистра приема соединен со входными информационными шинамй устройства, входы блока формирова,ния связующей информации подключены к выходам регистра приема, арифметического 25 блока и блока формирования программной информации, входы которого соединены с выходами регистра приема и арифметического блока, входы которого соединены с выходами блока базовых регистров и блока формирования программной информации, входы блока базовых регистров соединены с выходом регистра приема и выходом блока формирования программной информации, вход регистра выдачи соединен с выходом .блока формирования связующей информации, а выход - c выходными информационными шинами устройства, входы блока управления соединены со входными управляющими шинами устройства и управляющим выходом блока базовых регистров, а выходы - с управляющими входами арифметическото блока, блока формирования программной информации, блока формирования связующей информации, блока базовых регистров, регистра приема, регистра выдачи и регистра адреса.

Недостатком известного устройства является низкое бь.стродействие при коррекции базовых регистров адреса.

557364

Цель изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство введены память состояния отображения статической цепочки, дешифра6 тор, входной и выходной коммутаторы, причем выход блока формирования программной: информации через после дователъно соединен- ные дешифратор, память состояния отобра жения статической цепочки и выходной коммутатор соединен со входом блока управления, вход памяти состояния отобра.— жения статической цепочки через входной коммутатор соединен со входом устройства, вход выходного коммутатора соединен с у управляющим выходом блока базовых регистровв.

На чертеже представлена схема устройства.

Устройство содержит регистр 1 приема, щ блок 2 формирования связующей информации, блок 3 формированич программной аНформации, блок 4 управления, арифметический блок 5, блок 6 базовых регистров, регистр 7 выдачи, регистр 8 адреса, выход- р ной коммутатор 9, память 10 состояния отображения статической цепочки, дешифратор 11, входной коммутатор 12, входные информационные шины 13, управляющие входные шины 14, выходные информацион- ЗО ные шины 15, выходные адресные шины 16.

Работа устройства при коррекции статической -цепочки происходит следующим образом.

На основании кода операции и управляю- я5 щего слова, поступивших соответственно на управляющие и информационные входные ши ны 13 и 14 устройства, выбирается соответствующий базовый регистр в блоке 6 и .! индикатор памяти 10. Номер регистра и,@ индикатора равен уровню запускаемой про граммы. В базовом регистре записывается адрес, содержащийся в Указателе Маркера стека, а в индикатор через коммутатор 12 записывается О. Номер уровня уменьшается на счетчике номера уровня в.блоке 6 на 1, считывается содержимое №-1-го базового регистра и сравнивается с адресом, содержащимся в управляющем слове в блоке 6.

В №-1 и индикатор записывается 1. На ком-50 мутатор 9 поступают сигнал сравнения адресов из блока 6, сигнал сравнения номера уровня запускающей подпрограммы и содержимого счетчика номера уровня, à также содержимое индикатора. При наличии сигна- 55 ла совпадения адресов и сигнала о том, что содержимое счетчика номера уровня меньше номера уровня запускающей процедуры из блока 6, процесс коррекции прекращается. Если содержимое счетчика номе- 60

4 ра уровня оказывается больше, то оно опять уменьшается на 1 и по полученному адресу опрашивается ячейка индикатора, Если в ней записана 1, то происходит снова уменьшение счетчика и опрос индикатора до тех пор, пока содержимое счетчика не станет равно номеру уровня запускающей подпрограммы.

Тогда по содержимому регистра отображения предыдущего уровня через регистр 8 запрашивается Маркер стека охватывающей подпрограммы. После приема на регистр 1 Маркера стека базовый адрес из него переписывается в базовый, регистр уровня запускающей процедуры, а в индикатор этот о же уровня через коммутатор 12 записывается 1.

По этому же адресу запрашивается Маркер стека запускающей процедуры. После приема базовый адрес из Маркера стека сравнивается в блоке 6 с содержимым базового регистра. При сравнении процесс коррекции оканчивается. Таким образом, после окончания коррекции в памяти 10 запускаемый уровень помечен О, а остальные уровни статической цепочки помечены 1. Единица в

i -oM уровне говорит о том, что i +1-ый уровень согласован с -м уровнем, т.е. эти уровни лежат на одной ветви дерева статических цепочек задачи. Поэтому достаточно проверить содержимое индикаторов между уровнями запускающей и запускаемой подпрограмм, Ноль в индикаторе < -го уров- ня означает, что i -й и k +1-й уровни могут быть не согласованы, поэтому при равенстве индикатора О происходит запрос за

Маркером стека, запись в соответствующий базовый регистр и индикатор соответственно адреса и 1. Далее коррекция происходит вышеописанным способом.

Предложенное устройство для управления коррекцией базовых регистров при стековом распределении памяти позволяет провести анализ состояния базовых регистров и об.наружить среди них те, которые содержат нужную информацию и не подлежат коррекции. Благодаря этому уменьшается число обращений в оперативную память эа информацией на величину, равную количеству базовых регистров, не подлежащих коррекции, т.е. сокращается время на выполнение коррекции и повышается быстродействие устройства. Кроме того, происходит разгрузка очереди обращений в оперативную память.

В результате повышается производительность по сравнению с известными устройствами.

Формула изобретения

Устройство для коррекции базовых регистров при стековом распределении памя557364

Составитель Т. Арешев .редактор, И. Марховская Техред А. Демьянова Корректор А. Гриценко

Заказ 848/59 Тираж 818 Подписное

БНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент, г. Ужгород, ул. Проектная, 4 ти, содержащее регистр приема, блок формирования связукхдей информации, блок формирования программной информации, блок управления, арифметический блок, регистр выдачи,регисгр адреса, вход которого сое- Ь динен с выходом арифметического блока, а выход подключен к выходным адресным шинам устройства, вход регистра приема соединен со входными информационными шинами устройства, входы блока формирования 1й связующей информации подключены к выходам регистра приема, арифметического бла ка и блока формирования программной информации, входы которого соединены с выхо дами регистра приема и арифметического 15 блока, входы которого соединены с выходами блока базовых регистров и блока формирования программной информации, входы блока базовых регистров соединены с выходом регистра приема и выходом блока фор» ЯО мирования программной информации, вход регистра выдачи соединен с выходом блока формирования связующей информации, а выход - с выходными информационными шинами устройства, входы блока управления cock динены со входными управляющими шинами устройства и управляющим выходом блока базовых регистров, а выходы - с управляюшими входами арифметического блока, блоК8 формирования программной информации, блока формирования связующей информации, блока базовых регистров, регистра приема, регистра выдачи и регистра адреса, о т— л и ч а ю ш е е с я тем, что, с целью повышения быстродействия устройства, в него введены память состояния отображения статической цепочки, дешифратор, входной и выходной коммутаторы, причем выход блока формирования программной информации через последовательно соединенные дешифратор память cocTQRHHQ отображения статической цепочки и выходной коммутатор соединен со входом блока управления, вход памяти состояния отображения статической цепочки через входной коммутатор соединен со входом устройства, вход выходного коммутатора соединен с управляющим выходом блока базовых регистров.

Источники информации, принятые во внимание при экспертизе:

Патент США, "= 3-":- 8.644, кл, 340-172,5, 25,0.", 5„

2. Патент США, N 3 . ;;7864, кл, 340-172, 16,08,7 -.,