Устройство для измерения статистических характеристик дискретного канала связи

Устройство для измерения статистических характеристик дискретного канала связи

Иллюстрации

Показать все

Реферат

 

11 11 558408

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Pocnfблик (61) Дополнительное к авт. свид-ву (22) Заявлено 11.08.75 (21) 2161495/09 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15.05,77. Б1оллетень ¹ 18

Дата опубликования описания 10.06.77 (51) М. Кл."- Н 04В 3!46

Гасударственный квинтет

Совета Минпстроа СССР ее делам., нвебретений

И OTIIFIbiTNM (53) УДК 621.391.31 (088.8) (72) Авторы изобретения

В. А. Абраменко и А. С. Дмитриев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ СТАТИСТИЧЕСКИХ

ХАРАКТЕРИСТИК ДИСКРЕТНОГО КАНАЛА СВЯЗИ

Изобретение относится к технике связи и может использоваться для измерения статистических характеристик дискретного канала связи.

Известно устройство для измерения статистических характеристик дискретного канала связи, содержащее первый регистр сдвига, соответствующие выходы которого подключены к входам первого сумматора по модулю два, выход которого подключен к соединенным между собой первым входам первых регистра сдвига и блока сравнения, его,выход через последовательно соединенные второй регистр сдвига, соединенный с вторым сумматором по модулю два, и дешифратор подключен к установочному входу счетчика, а через второй блок сравнения, к другому входу которого подключен выход второго сумматора по модулю два, — к входу счетчика (1).

Однако это устройство отличается недостаточной точностью измерения статистических характеристик дискретного канала связи.

Цель изобретения — повьи: ение точности измерения.

Для этого в устройство для измерения статистических характеристик дискретного канала связи введены блоки перезаписи, третий сумматор по модулю два, третий блок сравнения, узел управления, дешифратор нулей, третий и четвертый регистры сдвига, блок оперативной памяти, при этом выходы третьего регистра сдвига подключены к перзому входу узла управления через последовательно соединснные первый блок герезаписи, гервыч регистр сдвига, второй блок перезаписи, блок оперативной памяти и третий блок сравнения, к другим входа.,: которого подключены вь1ходы перво"o олока перезаписи через четвертьш регистр сдвига, соединенный с третьим су»матором по моду,:.:о два, выход которого подкл1очен к дру;ому входу четвертого регистра сдвига, к трет",, в::.оду последнего подключен выход узла управления, а выход переключателя, соедиисн11о-о с выходом дешифратора !

Ib;IC1I, IIOQK 110 IE .II K УCTBIIQBiI I! IIII; рого регистра сдвига, к первому входу псрзо-о блока задержки, к второму входу которого подключен дополнительный выход второго регистра сдвига, и к управ:1яющсму входу второго блока перезаписи, а через .второй блок задержки — к управляющему входу первого блока перезаписи и второму входу узла управления.

На чер!CII е приведена структурная элек25 трическая схема устройства для измсрсния статпсти:1сских характерисг11к дискретноl о канала связи.

Устройство для измсрен11я статистических характеристик дискретного канала связи со30 держит первый рсгпcTð 1 сдвига, соответству558408 ющие выходы которого подключены к входам первого сумматора 2 по модулю два, выход которого подключен к соединенным между собой первым входам первого регистра 1 сдвига и первого блока 3 сравнения, подключенного выходом через последовательно соединенные второй регистр 4 сдвига, соединенный с вторым сумматором 5 по модулю два, дешифратор 6 подключен к установочному входу счетчика 7, а через второй блок 8 сравнения, к другому входу которого подключен выход второго сумматора 5 по модулю два, — к входу счетчика 7, введенные блоки 9 и 10 перезаписи, третий сумматор 11 по модулю два, третий блок 12 сравнения, узел 13 управления, дешифратор 14 нулей, третий регистр 15 сдвига, четвертый регистр 16 сдвига, блок 17 оперативной памяти, при этом выходы третьего регистра 15 сдвига подключены к первому входу узла 13 управления через последовательно соединенные первый блок 9 перезаписи, первый регистр 1 сдвига, второй блок 10 перезаписи, блок 17 оперативной памяти и третий блок 12 сравнения, к другим входам которого подключены выходы первого блока

9 перезаписи через четвертый регистр 16 сдвига, соединенный с третьим сумматором 11 по модулю два, выход которого подключен к другому входу четвертого регистра 16 сдвига, к его третьему входу подключен выход узла 13 управления, а выход переключателя 18, соединенного с выходом дешифратора 14 нулей, подключен к установочному входу второго регистра 4 сдвига, к первому входу первого блока 19 задержки, к второму входу которого подключен дополнительный выход второго регистра 4 сдвига, и к управляющему входу второго блока 10 перезаписи, а через второй блок

20 задержки — к управляющему входу первого блока 9 перезаписи и второму входу узла

13 управления.

Устройство для измерения статистических характеристик дискретного канала связи работает следующим образом.

Двоичная последовательность с выхода дискретного канала связи поступает на входы первого блока 3 сравнения и третьего регистра 15 сдвига. На второй вход первого блока 3 сравнения поступает эталонная рекуррентная последовательность, формируемая первым регистром 1 сдвига и сумматором 2 по модулю два. Если рекуррентная последовательность не содержит ошибок, ее фаза не совпадает с фазой эталонной последовательности, на выходе первого блока 3 сравнения формируется рекуррентная последовательность, фаза которой не совпадает с фазами испытательной и эталонной последовательностей, анализируемая вторым регистром 4 сдвига, сумматором 5 и вторым блоком 8 сравнения.

При выполнении рекуррентных соотношений на выходе второго блока 8 сравнения формируются нули, подсчитываемые счетчиком 7, который после заполнения выдает сигнал, поступающий через переключатель 18 на

6О

4 входы второго блока 10 перезаписи, блока 20 задержки, второго регистра 4 и первого блока 19 задержки. По этому сигналу второй блок 10 перезаписи переписывает содержимое регистра 1 и блок 17 оперативной памяти.

Сигнал с выхода второго блока 20 задержки подается на вход первого блока 9 перезаписи и вход узла 13 управления. Блок 9 переписывает содержимое регистра 15 сдвига, заполненного испытательной последовательностью,,в регистры 1 и 16 сдвига, при этом обеспечивается однократная установка фазы первого регистра 1 сдвига независимо от предыдущего его состояния. По сигналу с выхода второго блока 20 задержки узел 13 формирует импульсы, поступающие на выход регистра 16 сдвига, анализирующие или фиксирующее устройство. Регистр 16 сдвига и сумматор 11 по модулю два образуют рекуррентный датчик. В блоке 12 сравнения происходит поразрядное сравнение содержимого блока 17 оперативной памяти и регистра 16 сдвига.

Как только в регистре 16 появится комбинация такая же, как н в блоке 17 оперативной памяти, блок 12 сравнения выдает в узел

13 управления сигнал, запрещающий формирование импульсов, поступающих на управляющий вход регистра 16 сдвига. Число импульсов, поступающих на вход регистра 16 сдвига, равно интервалу расфазировки между испытательной и эталонной последовательностью. Сигнал с выхода переключателя 18 переводит регистр 4 сдвига и блок 19 задержки в нулевое состояние.

Суммарная емкость регистра 4 и блока 19 задержки выбирается равной емкости счетчика 7. Ошибки, вызванные расхождением фаз испытательной и эталонной последовательностей, на выход устройства не выдаются.

Если испытательная последовательность содержит ошибки и ее фаза не совпадает с фазой эталонной последовательности, на выходе первого блока 3 сравнения формируется подверженная искажениям рекуррентная последовательность, в которой каждая ошибка на выходе блока 3 сравнения сбрасывает счетчик

7 в нулевое состояние, при этом сигнал на устранение фазового сдвига не формируется.

В момент превышения емкостью счетчика длины неискаженного интервала испытательной последовательности и числа нулей на выходе второго блока 8 сравнения на выходе последнего появляется сигнал, поступающий на вход переключателя 18.

Если испытательная последовательность не содержит ошибок и ее фаза совпадает с фазой эталонной последовательности, то на вход второго регистра 4 сдвига поступает последовательность нулей, дешифратор б подает сигнал непрерывного сброса на вход счетчика 7, который в синч!азном состоянии не считает, а на вход блока 19 задержки поступают нули.

Если испытательная последовательность содержит ошибки и ее фаза совпадает с фазой эталонной последовательности, то каждая

558408 ошибка сбрасывает счетчик в нулевое состояние. Когда интервал между ошибками больше длины регистра 4 сдвига, сброс счетчика

7 осуществляется сигналом с выхода дешифратора б, и ошибки, пройдя регистр 4 и блок

19 задержки, поступают на выход устройства.

В случае кратковременного перерыва в канале связи на вход устройства поступает либо поток нулей, либо поток единиц. Если на вход поступает поток нулей, сигнал с выхода дешифратора 14 нулей запрещает появление сигнала на выходе переключателя 18, при этом ложного фазирования по последовательностям нулей не происходит.

Формула изобретения

Устройство для измерения статистических характеристик дискретного канала связи, содержащее первый регистр сдвига, соответствующие выходы которого подключены к входам первого суммагора по модулю два, выход которого подключен .к соединенным между собой первым входам первых регистра сдвига и блока сравнения, выход которого через последовательно соединенные второй регистр сдвига, соединенный с вторым сумматором по модулю два, и дешифратор подключен к установочному входу счетчика, а через второй блок сравнения, к другому входу которого подключен выход второго сумматора по модулю два, — к входу счетчика, о т л и ч ающееся тем, что, с целью повышения точности измерения, введены блоки перезаписи, третий сумматор по модулю два, третий блок сравнения, узел управления, дешифратор ну5 лей, третий и четвертый регистры сдвига, блок оперативной памяти, при этом выходы третьего регистра сдвига подключены к первому входу узла управления через последовательно соединенные первый блок перезаписи, первый регистр сдвига, второй блок перезаписи, блок оперативной памяти и третий блок сравнения, к другим входам которого подключены выходы первого блока перезаписи через четвертый регистр сдвига, соединенный с третьим сумматором по модулю два, выход которого подключен к другому входу четвертого регистра сдвига, к третьему входу которого подключен выход узла управления, а выход переключателя, соединенного с выхо20 дом дешифратора нулей, подключен к установочному входу второго регистра сдвига, к первому входу первого блока задержки, к второму входу которого подключен дополнительный выход второго регистра сдвига, и к

25 управляющему входу второго блока перезаписи, а через второй блок задержки — к управляющему входу первого блока перезаписи и второму входу узла управления.

Источник информации, принятый во внимаЗО ние при экспертизе изобретения:

1. Авт. св. СССР Х 429543, М. Кл. Н 04В

3/46, 1972.

558408

Составнтеав О. Тихонов

Техред М. Семенов

Редактор Л. Морозова

Корректор Л. Брахнина

Типографии, нр. Сапунова, 2

Заказ 1122/2 Изд. Л 139 Тираж 815 Подписное

Ц11ИИПИ Государственного комитета Совета Министров СССР

lIo ислам кзобретспий и открытий! 13035, Москва, Я(-35, Раушская нао., д. 4/5