Устройство для селекции информационных каналов

Устройство для селекции информационных каналов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Соцналистинескнх

Республик

Оп ИСАЙИ Е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТИЛЬСТВУ (11) 559465 (61) Дополнительно к авт. свид-ву (22) Заявлено 03.07.75 (21) 2150695/09 с присоединением заявки № (51) М. Кл.Н040 9/14

Н04J 300

Государственный комитет

Соввта Министров СССР но данам изобретений и открытий (23) Приоритет (43) Опубликовано 2505.77. Бюллетень №19 (53) 3TÄK 621.398, -654.94 (088.8) (45) Jl,àòà опубликования описания10.12.77

В. Г. Чибисов, О. Г. Свечников, Е. В. Олеринский н А. В. Тимашев (72) Авторы изобретения

Особое конструкторское бюро вычислительной техники

Рязанского радиотехнического института (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ ИНФОРМАЦИОННЫХ КАНАЛОВ

Однако в данном устройстве для выделения информационных каналов из кадров высокой информативности с различными частотами опроса каналов требуется большой объем блока памяти.

Цель изобретения - упрощение устройства уменьшения числа ячеек блока памяти.

Изобретение относится к электросвязи и может использоваться для ввода телеметрической информации в системы дбработки данных и в системах регистрации телеметрической информации.

Известно устройство для селекции информационных каналов, содержащее счетчик канальных импульсов и декоднрующую матрицу 717. Однако известное устройство обладает недостаточной информативностью.

Известно также устройство для селекции информационных каналов, содержащее блок приема информации, соединенный с первым входом основного блока выделения каналов, выполненного в виде последовательно соединенных регистра фазы, блока сравнения и счетчика адреса канала, и блок памяти, соединенный с вторым входом основного блока выделения каналов (27.

Для этого в устройство для селекции информационных каналов, содержащее блок приема информации, соединенный с первым входом основного блока выделения каналов, выполненного в виде последовательно соединенных регистра фазы, блока сравнения н счетчика адреса канала, и блок памяти, соединенный с вторым входом основного блока вьщелення каналов, введены сумматор, регистры

В Ю начального адреса и и дополнительных блоков р вьщеления каналов, входы которых соединены с соответствуюшими входами основного блока выделения каналов, при этом выходы основного и дополнительных блоков выделения каналов через сумматор подключены к блоку памяти, дополни15 тельный выход которого подключен к третьим входам основного и дополнительных блоков выделения каналов, а каждый нз регистров начального адреса соединен с счетчиком адреса канала соответствующего блока вьщеления каналов, к допол20 нительному входу регистра фазы которого подключен выход блока сравнения. На чертеже изображена структурная электрическая схема предложенного устройства.

Устройство содержит основной блок 1 выде25 пения каналов и п дополнительных блоков 2 выде559465 пения каналов, каждьй из которых выполнен в виде последовательно соединенных регистра фазы 3, блока сравнения 4 и счетчика адреса 5 канала, а также содержит блок приема информации 6, соединенный с первым входом основного блока 1 выделения каналов, и блок памяти 7, соединенный с вторым входом основного блока 1 выделения каналов, при этом входы дополнительных блоков 2 вьщеления каналов соединены с соответствуюшими входами основного блока 1 выделения каналов, а выходы основного блока 1 и дополнительных блоков 2 выделения каналов через сумматор 8 подключены к блоку памяти 7, дополнительный выход которого подключен к третьим входом основного блока 1 и дополнительных блоков 2 выделения каналов. Устройство содержит также регистры 9 начального адреса, каждьй из которых соединен с счетчиком адреса 5 соответствующего блока 1,2 вьщеления каналов, к дополнительному входу регистра фазы 3 которых подключен выход блока сравнения 4.

Устройство работает следующим образом.

На вход 11 блока приема информации 6 поступает маркер цикла, который устанавливает его в начальное состояние и разрешает дальнейшее функционирование устройства. На вход 10 поступают канальные импульсы. На выходе блока приема информации 6 формируется номер канального импульса в цикле, который поступает на вход блоков сравнения 4 основного блока 1 и дополнительных блоков 2 выделения каналов. Число разрядов блока сравнения 4, участвующих в сравнении, задается управляющими сигналами в зависимости от частоты опроса каналов выделяемых данным блоком вьщеления каналов 1,2. При совпадении номера канального импульса с фазой, записанной в регистре фазы 3, срабатывает соответствующий блок сравнения 4, формирующий импульс сравнения, который поступает на управляющие входы регистра фазы 3 и счетчика адреса 5 канала, а также на входы сумматора 8. По переднему фронту импульса сравнения через один вход сумматора 8 на адресный вход блока памяти 7 поступает адрес со счетчика адреса 5 канала того блока выделения 1,2, в котором произошло сравнение, а через другой вход сумматора 8 импульс сравнения проходит íà управляющий вход блока памяти 7 и осуществляется обращение к блоку памяти 7 по адресу, выбранному сумматором 8, Из блока памяти 7 выбирается фаза, определяющая местоположение канального импульса следующего информационного канала данной частотной группы, номер информационного канала в данном такте и признак записи начального адреса. Фаза записывается в регистр фазы 3 соответствующего блока вьщеления каналов 1,2, а номер выделяемого канала поступает на выход устройства. По заднему фронту импульса сравнения в зависимости от состояния признака записи начального адреса ("0" или 1") к содерхммому счетчика адреса 5 соответствующего блока 1, 2 вьщеления каналов добавляется единица при "нулевом" признаке или в него записывается начальный адрес с регистра

3 при "единичном" признаке.

Признак записи начального адреса блока памяти 7 определяет границы массивов в блоке памяти для каждого блока 1,2 вьщеления каналов. Для организации массивов каждого блока 1,2 выделения

10 каналов в регистры 3 записываются начальные адреса массивов.

В последнем слове каждого массива оперативного запоминающего устройства содержится признак записи начального адреса, по которому

15 начальный адрес с регистра 9 переписывается в счетчик адреса 5. В остальных словах массива признак отсутствует (равен нулю), и к содержимому счетчика адреса 5 при выборке слов из оперативного запоминающего устройства добавляется единица.

С каждым поступлением канального импульса осуществляется сравнение номера канального импульса с блока приема информацииб и содержимого регистра фазы 3 всех блоков выделения каналов 1,2. При равенстве номера канального импульса и фазы, записанной в регистре фазыЗ любого блока выделения каналов, срабатывает соответствующий блок сравнения 4 и устройство производит вьщеление номера информационного канала аналогично описанному выше.

Если число градаций частот опроса будет равно числу блоков выделения каналов, то для выделения К" информационных каналов потребуется "К"

35 ячеек оперативного запоминающего устройства, что намного меньше, чем в известном устройстве.

Применение предлагаемого устройства значительно сокращает объем оперативного запоминающего устройства.

Формула изобретения

Устройство для селекции информационных

45 каналов, содержащее блок приема информации, соединенньй с первым входом основного блока вьщеления каналов, выполненного в виде последовательно срединенных регистра фазы, блока сравнения и счетчика адреса канала, и блок памяти, 50 соединенньй с вторым входом основного блока вьщеления каналов, отличающееся тем, что, с целью упрощения устройства путем уменьшения числа ячеек блока памяти, введены сумматор, регистры начального адреса и и дополнительных блоков вьщеления каналов, входы которых соединены с соответствующими входами основного блока выделения каналов, при этом выходы основного и дополнительных блоков выделения каналов через сумматор подключены к блоку памяти, до60 полнительный выход которого подключен к

559465

Составитель E. Полионова

ТехРед 3. Фанта Коррес 11 Н 6 „

1едактop Е, Полионова

Закаэ 1321/113

Тираж 815 Подлнсное

ЙНИИПИ Государственного комитета Совета Министров СССР ло делам иэабретени» н открытия

113035, Москва, Ж вЂ” 35, Раушскав наб.д.4/5

Филиал ППП "Патент™, r. Ужгород, ул. Проектная, 4. третьим входам основного и дополнительных блоков выделения каналов, а каждый из регистров начального адреса соединен с счетчиком адреса канала соответствующего блока выделения каналов, к дополнительному входу регистра фазы которого подключен выход блока сравнения.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР М 213934, М.Кл . Н 04 J 3/08,1968. 2. Авторское свидетельство СССР N 489232.

М. Кл . Н 04 J 3/00, 1973.