Преобразователь перемещения в код

Преобразователь перемещения в код

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (ti) 560249

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 26.12.74 (21) 2088075/24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 30.05.77. Бюллетень № 20

Дата опубликования описания 04.07.77 (51) M. Кл, С 08С 9/04

Государственный комитет

Совета Министров СССР оо делам изобретений н открытий (53) УДК 621.314.2 (088.8) (72) Авторы изобретения

В. Д. Кравченко и М. А. Габидулин

Московский институт радиотехники, электроники и ав атики (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ IIEPEMElllÅÍ ИЯ В КОД

Предлагаемое устройство относится к автоматике и вычислительной технике и может быть использовано в прецизионных системах цифрового измерения угла.

Известен преобразователь перемещения в код, содержащий генератор импульсов, фазовращатель, формирователь напряжения питания, формирователь фазового импульса, триггер, логические элементы, блоки считывания, шифратор и сумматор (1).

Однако это устройство не обеспечивает высокого быстродействия съема информации.

Известен также наиболее близкий по технической сущности и предлагаемому устройству преобразователь перемещения в код, содержащий формирователь питающего напряжения, подключенный через фазовый датчик перемещения к входу первого формирователя импульсов, генератор импульсов, счетчик грубого отсчета, выход второго формирователя импульсов соединен с первым входом первого триггера, подключенного к первому входу первого элемента И, выход которого соединен с входом счетчика точного отсчета, выходы третьего и четвертого элементов И вЂ” с входами первого элемента ИЛИ, шифратор, сумматор и дешифратор (2).

Однако известное устройство также обладаеМ недостаточным быстродействием съема информации.

Цель изобретения — повышение быстродействия съема информации преобразователя.

Это достигается тем, что в преобразователь введены блок запрета, элементы неравнозначности, блоки считывания, блок синхроннза ции, фазорасщепитель и генератор эталонной частоты, подключенный к второму входу первого элемента И. Генератор импульсов соединен с входом фазорасщепителя, одни выходы которого соответственно подключены к входу формирователя питающего напряжения и непосредственно и через первый инвертор к первым входам первой пары соответствующих элементов И, другие выходы фазорасщепителя — с входами группы элементов неравнозначности, выход одного из которых подключен непосредственно п через второй инвертор к первым входам второй пары соответствующих элементов И. Выходы других элементов неравнозначности этой группы соответственно соединены с входами второго и третьего элементов ИЛИ, выход второго элемента ИЛИ— с первым входом элемента неравнозначности, второй вход которого подключен к выходу третьего элемента ИЛИ непосредственно и через третий инвертор к первым входам третьей пары соответствующих элементов И, а выход элемента неравнозначности непосредственно н через четвертый инвертор — с первыЗО ми входами четвертой пары соответствующих

560249

2л

4к 2" к

n и и

3 элементов И и входом второго формирователя импульсов, выход которого подключен к первым входам блока синхронизации и блока запрета, второй вход которого соединен с выходом первого формирователя импульсов, а выход — с вторым входом первого триггера и вторыми входами соответствующих элементов

И. Выходы этих элементов И подсоединены к соответствующим входам группы триггеров, выходы которых соединены через третий формирователь импульсов с первым входом второго триггера и с входами формирователя импульсов, первого блока считывания и с перBbIMH входами третьего и четвертого элементов И, вторые входы которых подключены к выходу второго триггера, а выходы через счетчик грубого отсчета — к одним входам второго блока считывания. Другой вход второго блока считывания соединен с выходами первого блока считывания и блока синхронизации, второй вход которого подключен к выходу первого элемента ИЛИ и к второму входу второго триггера, третий вход блока синхронизации — с первым входом первого элемента И, выходы счетчика точного отсчета— с входами третьего блока считывания.

На фиг. 1 представлена функциональная схема преобразователя перемещения в код; на фиг. 2 — временные диаграммы его работы.

Выход генератора 1 импульсов (фиг. 1) через фазорасщепитель 2 подключен к входам формирователя 3 питающего напряжения и к элементам 4, 5 и 6 неравнозначности. Входы каждого из элементов 4 и 5 соединены с выходами фаз фазорасщепителя 2, смещенными

2г. по фазе на —, где и — число фаз, причем и входы элементов 4 подключены к нечетным выходам, а элементов 5 — к четным выходам.

Сдвиг фаз между соседними четными и нечетными выходами фазорасщепителя 2 рат. вен — . и

При наличии большего количества фаз, чем

n=8, входы элементов б должны подключаться к выходам, смещенным по фазе на

87 16m 32л 2и — 1

Э 1 и и и n

При и(4 необходимость в элементе б отпадает. Таким образом, элементы 4, 5 и 6 имеют входы, которые по фазе смещены взаимно на величину т. е. временные сдвиги, пропорциональные степеням числа 2.

Выходы элементов 4, 5 неравнозначности через элементы ИЛИ 7 подключены к входам элемента 8 неравнозначности, выход элемента 8 через формирователь 9 коротких импульсов — к одному входу триггера 10 временного интервала и блока 11 запрета, выход ко10

65 торого связан с другим входом триггера 10 временного интервала.

Другой вход блока 11 запрета через формирователь 12 фазовых импульсов соединен с выходом фазового датчика 13 перемещения, подключенного к формирователю 3 питающего напряжения и сочлененного с контролируемым объектом (на фиг. 1 не показан).

Выход триггера 10 временного интервала через элемент И 14, к другому входу которого подключен выход генератора 15 эталонной частоты, соединен со счетным входом счетчика 16 точного отсчета.

Выходы элементов неравнозначности 6 и 8, ИЛИ 7 и одной фазы фазорасщепителя 2 через инверторы 17 и непосредственно подключены к первым входам элементов И 18, другие входы которых связаны с выходом блока

11 запрета, выходы элементов И 18 — к входам триггеров 19 проме куточного отсчета.

Выход триггера 19 старшего разряда промежуточного отсчета через последовательно соединенные формирователь 20 коротких импульсов и триггер 21 подключен к первым входам элементов И 22 и 23, другие входы которых соединены с выходами триггера 19 младшего разряда промежуточного отсчета, авы,ходы — с входами сложения и вычитания реверсивного счетчика 24 грубого отсчета и через элемент ИЛИ 25 с другим входом триггера 21. Выходы триггеров 19 промежуточного отсчета, счетчика 16 точного отсчета, реверсивного счетчика 24 грубого отсчета соединены с первыми входами блока 26 считывания, к другим входам которого подключен блок 27 синхронизации, входы последнего— соответственно с выходами формирователя 9 коротких импульсов, элемента ИЛИ 25 и триггера 10 временного интервала.

Работает преобразователь следующим образом. Генератор 1 импульсов вырабатывает прямоугольные импульсы с частотой f.

На выходе фазорасщепителя 2 выделяются импульсы U«1> — Ua,1 (фиг. 2), смещенные по т (i — 1) фазе на а — относительно начала п координат (первой фазы) и, имеющие ту же частоту а=2-f.

На выходах элементов 4, 5 н 6 неравнозначности выделяются сигналы Уьз, U:,-„ „, (4,в, U>ä (индексы обозначают порядковый номер фазы фазорасщепителя) в соответствии с логическим равенством c=ab+ba, где а, b— входные сигналы элемента неравнозначности, с — выходной сигнал того же элемента.

Сигналы с выходов элементов 4 и 5 логически суммируются и на выходе элемента ИЛИ

7 образуются последовательности импульсы и/

U„, Уи с частотой —, котоРые после элемента 8 неравнозначности преооразуются в последовательность импульсов с частотой nf.

С выходов фазорасщепителя 2 напряжение поступает на формирователь 3, который питает ф азовый датчик 13 перемещения.

560249

На выходе фазового датчика 13, являющегося фазовращателем, в зависимости от углового перемещения О выходное напряжение

Uz изменяется по закону

U< — nmU„cos (t — 8), где m — коэффициент модуляции;

U — амплитуда напряжения питания.

В момент времени перехода через нуль U» формирователь 12 формирует короткие импульсы, проходящие на блок 11 запрета, на второй вход которого поступают короткие импульсы (4 с формирователя 9, полученные в результате разделения фронтов импульсов Us с элемента 8 неравнозначности.

Если эти импульсы не совпадают по времени, блок 11 запрета выдает импульсы U», которые поступа от на триггер 10 временного интервала, открывают элемент И 14 и импульсы эталонной частоты UI,, с генератора

15 подаются на вход счетчика 1б точного отсчета, работающего в режиме вычитания. Как только на другой вход триггера 10 временного интервала поступает импульс с выхода формирователя 9 коротких импульсов, триггер временного интервала перебрасывается в другое поло>кение, элемент И 14 закрывается, счет импульсов в счетчике 16 точного отсчета прекращается и оц фиксирует код точного отсчета. Фазовый импульс с блока 11 запрета также поступает на первые входы элементов

И 18, на другие входы которых подаются прямые и инверсные напряжения с выходов фазы фазорасщепителя и элемента б неравнозначности (Уь;), элемента ИЛИ 7 (U;„), элемента 8 неравнозначности (U>) которые, как видно из приведенной диаграммы (фиг. 2), образуют временную кодовую маску, в которой положение фазового импульса однозначно соответствует определенному коду (числу) .

Триггер 19 про>ге>куточного отсчета запомшнает поло>кение фазового импульса в моменты его отсутствия. Если фазовый датчик ГЗ перемещения не меняет положения, состояние триггеров не изменяется в последующие циклы работы.

Блок 11 запрещает прохождение фазового импульса в системе точного и проме>куточного отсчетов в моменты переброса триггеров

10 и 19, совпадающие с моментами прихода фазового импульса, и исключает таким ооразом, передачу искаженной информации, С триггеров 19 старшего и младшего разрядов промежуточного отсчета снимаются сигналы

Uig, и U ag (фиг. 2) при перемещении подвижной части фазового датчика 13 в одну сторону (увеличения 0). В моменты времени сороса «1» триггера старшего разряда промежуточного отсчета другой формирователь корот ких импульсов (20) формирует импульс Ггго, который запоминается в триггере 21 до момента формированяи кода в младшем разряде промежуточного отсчета.

В зависимо сти от то-о, в какую сторону изменился код в младшем разряде: в сторон"

ЗО

0 lb

0 возрастания (появление «О» на единичном выходе триггера 19 младшего разряда проме>куточного отсчета) или уменьшения (появление там же «1»), возникает импульс U на выходе соответствующего элемента И 22 или

И 23, который поступает на шину (+) или (— ) реверсивного счетчика 24 грубого отсчета и через элемент ИЛИ 25 возвращает триггер 21 в исходное нулевое положение.

Как видно из приведенной диаграммы работы преобразователя, считывание кода со счетчиков грубого. точного и триггеров промежуточного отсчета может производиться в моменты времени, когда не происходит заполнения счетчика точного отсчета и переброса триггеров в грубом и промежуточном отсчете, совпадающие с моментами прихода импульсов Ug с формирователя 9.

Блок 27 синхронизации с учетом информации с триггера 10 временного интервала, формирователя 9 коротких импульсов, элемента

ИЛИ 25 и импульса запроса формирует импульс опроса, поступающий на вход блока

26. с которого считываегся код в момент прихода импульса опроса. Так как заполнение счетчика 16 точного отсчета происходит в интервале времени менее чем в гг раз пеньи.ем периоде напряжения питания фазового датчика 13 перемещения, опрос счетчиков мо?IweT oblTE произведен Bo Bpe» eHtr c задержкой, в и раз меньцгей, чем у аналогичных устройств.

Предлагаемый преобразователь перемещения в код обладает более высоким быстродействием съема информации по сравненио с аналогичными устройствами.

Формула изобретения

Преобразователь перемещения в код, содержащий формирователь питающего напряжения, подключенный через фазовый датчик перемещения к входу первого формировате, IH импу IbcoB, генератор импульсов, счетчик грубого отсчета, выход второго формирователя импульсов соединен с первым входом первого триггера. подключенного к первому входу первого элемента И, выход которого соединен с входом счетчика точного отсчета, выходы третьего и четвертого элементов И подключены к входам первого элемента ИЛИ. отличающийся тем, что, с целью повышения быстродействия съема информации, в него введены блок запрета, элементы неравнозначности, блоки считывания, блок синхронизации, гГгазорасщепитель и генератор эталонной частоты, подключенный к второму входу первого элемента И, генератор импульсов соединен с входом фазорасщепителя, одни выходы которого соответственно подключены к входу формирователя питающего напряжения и непосредственно и через первый инвертор к первым входам первой пары соответствующих элементов И, другие выходы фазорасщепителя соединены с входами группы элементов неравнозиачности, выход одного из

560249 которых подключен непосредственно и через второй инвертор к первым входам второй паы соответствующих элементов И, а выходы других элементов нера внозначности этой группы соответственно подключены к входам второго и третьего элементов ИЛИ, выход второго элемента ИЛИ соединен с первым входом элемента неравнозначности, второй вход которого подключен к выходу третьего элемента ИЛИ непосредственно и через третий инве тор к первым входам третьей пары соинвер ответствующих элементов И, а выход э та неравнозначности непосредственно и через четвертый инвертор подключен к первым входам четвертой пары соответствуюших элементов И и к входу второго формирователя имльсов выход которого подключен к первым входам блока синхронизации и блока запрета, второй вход которого соединен с выходом первого формирователя импульсов, а выход— с вторым входом первого триггера и с вторыми входами соответствующих элементов И, выходы кот оторых подключены к соответствую8 щим входам группы триггеров, выходы которых соответственно соединены через третий формирователь импульсов с первым входом второго триггера и с входами формироватеимпульсов первого блока считывания и с элепервыми входами третьего и четвертого ментов И, вторые входы которых подключены к выходу второго триггера, а выходы через счетчик r и г„убого отсчета — к одним входам второго блока считывания, другои вход которого соединен с выходами первого блока считывания и блока синхронизации, второй вход которого подключен к выходу первого элемента ИЛИ и к второму входу второго триггера, третий вход блока синхронизации соединен с первым входом первого элемента отсчета соедиИ выходы счетчика точного отс иены с входами третьего блок

1 а считывания.

Источники информации, принятые во внимание при экспертизе изобретен

2. Авт. св. Ке 437120, кл. G 08С 9/04, 1973 (прототип) .

560249

У!! й) 2

У2

У1, v„

Ф,7

У7а

У, V7g8

v»

У22 фиг,Л

Редактор И. Грузова

Заказ 1457/17 Изд. № 481 Тираж 778 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Я-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Uy

Уи

Ug

Ur

V7ga

Составитель И. Загорбинина

Техред Л. Брахнина Корректор Л. Брахнина