Устройство синхронизации с дискретным управлением

Устройство синхронизации с дискретным управлением

Иллюстрации

Показать все

Реферат

 

(11) изоьевтиНия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистическик

Республик (61) Дополнительное к авт. свид-ву— (22) Заявлено 07.10.74 (21) 2072760/09 с присоединением заявки— (23) Приоритет— (43) Опубликовано 25.06.77. Бюллетень № 23 (45) Дата опубликования описания 18.08.77 (5!) Ч.Кл. - Н 04 L 7/02

Государственный комите

Совета Мииистров СССР (53) УДК 621.394.662 (088.8) ло делам изобретеиий и открытий (72) Авторы изобретения

Б. Г. Захарченко и В. И. Леперт (71) Заявитель (54) УСТРОЙСТВО СИ НХРОН ИЗАЦИ И

С ДИСКРЕТНЫМ УПРАВЛЕНИЕМ

Изобретение относится к технике передачи сообщений дискретными сигналами и может и спользоваться в системах передачи коротких кодограмм,и команд телеуправления.

Одно из известных устройств синхронизации с дискретным управлением содержит селектор фронтов импульсов, фазовый дискриминатор, делитель частоты, задающий генерато р и усредняющий блок (1).

Однако в известном устройстве может иметь место ложная синхронизация, когда расхождение по фазе между импульсами пр|инимаемой иноформации и та ктавым и импульса ми не обна ружи вается и не устраняется.

Известно также устройство синхронизации с дискретным управлением, содержащее селектор франтов |импульсов, выход которого подключен алло входам дискриминатора ложной синхронизации и фазового дискри минатора, .выходы которого через усредняющий блок подключены к одному из входов делителя частоты, к другому входу которого подключен выход задающего генератора, а выход делителя частоты;подключен к управляющим входам фазового диа риминатора и дискриминатора ложной синхронизации (2).

Однако это устройство имеет малую скорость, вхождения,в си нхронизм.

Цель изобретения — сокращение времени вхождения в синх1ронизм.

Для этого в устройство синхронизации с дискретным управлением, содержащее селектор фронтов, импульсов, выход которого подключен ко входам дискриминатора ложбиной синхронизации и фазового дискриминатора, выходы которого через усредняющий блок подключены к одному пз входов делителя частоты, к другому входу которого подключен выход задающего генератора, а выход делителя частоты подключен к управляющим входам фазового дискриминатора и дискриминатора ложной синхронизации, введены три элемента

ИЛИ EI ключ, при этом выходы фазового дискриминатора через первый элемент ИЛИ подключены к одному из входов ключа, к другому входу которого подключен выход диск риминатора ложной синхронизации, а выход ключа подключен к дополнительному .входу делителя частоты через второй элемент ИЛИ. ко второму входу которого подключен второй выход усредняющего блока,,первый и второй выходы которого через третий элемент ИЛИ подключены ко входу «запрет» ключа.

На чертеже представлена структурная к5 электрическая схема устройства.

Устройство синхронизации с дискретным управлением содержит селектор 1 фронтов импульсов, выход которого подключен ко вхсдам дискриминатора 2 ложной синхронизации зо и фазового дискриминатора 8, выходы которо562935 o через усредняющий бло к 4 подключены к одному из входов делителя частоты 5, к дру—.ому входу которого подключен выход .задаю цего генератора б, а выход делителя частоты

5 подключен к упра вляющим входам фазозо: о ди=криминатора 8 и ди:.криминатора 2 .-ожной синхронизации, три элемента ИЛИ 7, 8, 9 н ключ 10, при этом выходы фазово"o ...и скрслмннатора 8 через первый элемент ИЛИ

7 подключены к од ному из IBxopoB ключа 10, и дручому входу которого подключен выход дискриминатора 2 ложной синхрониза ции, а выход ключа 10 подключен к дополнительному входу делителя частоты 5 через второй элемент ИЛИ 8, ко второму входу которого подключен второй выход усредняющего блока 4, первый и второй выходы,которого через третий элемент ИЛИ 9 подключены ко входу 11 <запрет» ключа 10.

Устройство работает следующим образом.

Во время приема информации сигналы, соответсввующие значащим моментам, с выхода селектора 1 фронтов импульсов поступают на фазовый дискриминатор 8 и дискриминатор

2 ложной синхронизации. При отсутспвпи лож.ой синхронизации фазовый дискриминатор 8 о предсляет з..ак paicoo."ëàñoâàíèÿ фазы в зазисимости от которого выдает либо импульсы добавления, либо вычитания на усредняющий блок 4. Сигналы на выходе ус редняющего блока 4 появятся только в тсм случае, если количество импульсов добавления (вычитаиия), поступающих с выхода фазового дис-.:,риминато ра 8, устойч иво преобладает над количеством импульсов (BbIчитания (доба влепия) в течение периода усреднения. Сигнал с выхода усредняющего блока 4 поступает на

;,елитель частоты 5, изменяя фазу тактовых ! .IVIIIIV.1 Е С ОВ.

При возникновении ложной синхронизации дискриминатор 2 ложной синхронизации

":,ûäàåò |сигнал .на ключ 10. Ключ 10 откры",ается, и импульсы добавления и вычитания, поочередно поступающие с,выходов фазово".о дискриминатора 8, через элемент ИЛИ 8, .люч 10 и элемент ИЛИ 7, поступают на дополнительный вход делителя частоты 5. При этом в силу поочередного поступления импуль-oiB до ба вления и вычитания с о божих выхо-ов фазового дискриминатора 8 усредняющий блок 4 не,выдает управляющих сигналов на

; —,елитель ча,:тоты 5, и фаза тактовых импульсов изменяется только сигналами, поступающими с,выхода ключа 10.

Ключ 10 остается открытым до появления упра вляющих сигналов с выхода усредняюще5 го блока 4, что свидетельствует о выходе системы из оо "тояния ложной синхронизации.

Сизналы с выхода усредн яющего блошка 4 через элемент ИЛИ 9 поступают на вход 11

«запрет» ключа 10, ключ 10 закрывается, а дальнейшая корректировка фазы, устано вка системы в ссстояцие но рмальной синхронизацч 1 и гослодующее удержание ее в этом состоянии осуще: твляется управляющими си"налами с .выхода усредняющего блока 4.

Предложенное устройство, позволяет позысигь скорость вхождения в синхрон изм.

Формула изобретения

20 Устройство синхронизации с дискретным управлен,лем,,содержащее селектор фронтов импульсов, выход которого подключен ко входам дискриминатора ложной синхронизации и фазового диск рим1инатора, выходы которого

25 через усрсдняющий блок подключены к одному из входов;делителя частоты, к другому входу которого подключен, выход задающего генератора, а выход делителя частоты подклюен к управляющим входам фазового дискризо минатора и днс криминато ра ложной синхронизации, о т л и ч а ю щ е е с я тем, что, с целью сокращения времени вхождения в синхронизм, введены три элемента ИЛИ и ключ, при этом выходы фазового дискриминатора через первый элемент ИЛИ подключены к одному из входов ключа, к другому входу которого подключен выход дискриминатора ложной синхронизации, а,выход ключа подключен к дополнительному входу делителя частоты через

4о второй элемент ИЛИ, ко второму входу которого по дключен второй выход усредняющего блока, первый и второй выходы которого через третий элемент ИЛИ подключены ко .входу «запрет» ключа.

4> И сточники информа1ции, <принятые во внимание при экспертизе.

1. Гурсв В. С. и др. Передача дискретной информации и телеграфия. М., «Связь», 1974 г., с. 133 — 137.

50 2. Мартынов E. М. Синхронизация в системах передачи диокретных сообщений, М., «Связь», 1972 r, с. 112, рис. 6.20.

562935

Составитель Е. Любимова

Техред И. Караидашова

Редактор Н. Разумова

Корректор В. Гутман

Тип. Харьк. фил. пред. «Патент»

Зак. 491/1179 Изд. № 60 Тираж 818 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Я-35, Раушская наб., д 4/5