Устройство для цикловой синхронизации корректирующих кодов

Устройство для цикловой синхронизации корректирующих кодов

Иллюстрации

Показать все

Реферат

 

(11) изоьеитен ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Сониалистическил

Республик (61) Дополнительное к авт. свид-ву— (51) М.Кл.- "Н 04 L7/08 (22) Заявлено 12.09.74 (21) 2060066/09 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано 25.06.77. Бюллетень ¹ 23 (45) Дата опубликования описания 18.08.77

Государственный комитет

Совета Министров СССР (53) УДК 621.394.662 (088.8) ло делам изобретений и открытий (72) Автор изобретения (71) Заявитель

И. Ф. Хомич

Пензенский завод-ВТУЗ при заводе ВЭМ (филиал Пензенского политехнического института) (54) УСТРОЙСТВО ДЛЯ ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

КОРРЕКТИРУЮЩИХ КОДОВ

Изобретение относится к электросвязи и может использоваться в устройствах цикловой синхронизации систем передачи двоичной информац1ии, закодированной блочными корре ктирующими (n, k) -кода ми.

Известно устройство для цикловой синхронизации корректирующих кодов, содержащее последовательно соединенные приемник, накопитель,и блок вычисления проверок, а также дешифратор, выходы которого подключены соответственно к стирающему входу накопителя через элемент НЕ, а к управляющему входу декодера — через элемент НЕТ и делитель частоты, причем к информационному входу декодера подключен выход приемника, а ко BTolpoMy входу элемента НЕТ подключен выход генератора тактовых импульсов (1).

Однако известное устройство не обладает достаточной помехозащищенностью синхронизации при малом времени анализа кодовых 20 комбинаций.

Цель, изобретения — повышение помехозащищенности синхронизациями без увеличения времени анализа кодовых комбинаций.

Для этого в устройство для цикловой аин- 25 хронизации корректирующих кодов, содержащее последовательно соединенные приемник, накопитель и блок вычисления проверок, а также дешифратор, выходы которого подключены соответственно к стирающему входу на,копителя через элемент НЕ, а к управляющему входу декодера — через элемент НЕТ и делитель частоты, причем к,информационному входу декодера подключен выход приемника, а ко второму входу элемента НЕТ подключен выход генератора тактовых импульсов, введены блок сравнения, формирователь синдрома ошибок и регистр сдвига, при этом между выходами блока вычисления проверок и входами деш ифратора включен блок сравнения, к другим входам которого подключен дополнительный выход приемника через последовательно соединенные регистр сдвига и формирователь синдрома ошибок, причем вход

«стирание» регистра сдвига соединен с соогветствующим входом .накопителя.

На чертеже приведена структурная электрическая схема устройства.

Устройство для цикловой синхронизации корректирующих кодов содержит последовательно соединенные приемник 1, накопитель

2 и блок вычисления проверок 3, а также дешифратор 4, выходы которого подключены соответственно к стирающему входу накопителя 2 через элемент HE б, а к управляющему входу декодера б через элемент НЕТ 7 и делитель частоты 8, причем к информационному входу декодера 6 подключен выход приемника 7, а ко второму входу элемента НЕТ

7 подключен выход генератора 9 тактовых

562938 импульсов, блок сравнения 10, формирователь

11 синдрома ошибок и регистр сдвига 12, при этом между выходами блока вычисления проверок 8.и входами дешифратора 4 включен блок сравнения 10, к другим входам которого подключен дополнительный выход приемника

1 через последовательно соединенные регистр сдвига 12 и формирователь 11 синдрома ошибок, причел вход «стирание» регистра сдвига

12 соединен с состветствующим входом накопителя 2.

Устро с-.âо работает следующим образом.

Кодовая последовательность знаков из приемничка 1 "-адерживается в накопителе 2 и проверяется .на закон построения кода в блоке вычисления проверок 8. Результаты прове 3oK сопо ставляются в блоке сравнения 10 и анализируются па дешифраторе 4. Одновременно из приемника 1 через согласующий репистр сдвига 12 на формирователь 11 синдрома ошибок поступают единичные сигналы, состветствующие знакам, принятым ненадежно (в нулевой "-owe), то есть наиболее вероятные, что были ошибочными. Формирователь

11 образует,пз них дополнительную провероччую после„-овательность кода, которая соответствует наиболее вероятной структуре ошибочных знаков.

Ошибочные знаки, которые приняты ненадежно, обеспечат совпадение результатов проверок, псступающих на соответствующие входы блока сравнения 10. В этом случае дешифратор 4 не выдаст импульса запрета на элемент НЕТ 7, а через элемент НЕ 5 по входу

«стирание» исключит информацию, содержацуюся в накопителе 2 и в регистре сдвига 12.

В результате этого повышается помехозащищенность синхронизации без увеличения времен и анализа кодовых комбинаций.

При несовпадении результатов проверки в блоке сравнения 10 дешифратор 4 формирует запрещающий импульс на элемент НЕТ 7, что приводит к исключению одного тактового импульса, поступающего с генератора 9 на делитель частоты 8, то есть сдвигу цикловой

5 фазы декодера 6 корректирующего кода н информации в .накопителе 2 на один двоичный знак.

Формула изобретения

Устройство для цикловой синхронизации корректирующих кодов, содержащее последовательно соединенные приемник, накопитель и блок вычисления проверок, а также дешиф15 ратор, выходы которого подключены соответственно к стирающему входу накспителя через элемент НЕ, а к управляющему входу декодера — sep03 3 1c .. НТ НЕТ It e. HTe. 2стоты, причем к .информационному входу де20 кодера подключен выход приемника, а ко второму входу элемента HET подключен выход генератора тактовых импульсов, .о т л и ч а ю— щ е е с я тем, что, с целью повышения помехозащищенности оинхронизации без увеличения

25 времени анализа кодовых, комбинаций, введены блок сравнения, формирователь синдрома сшибок .и регистр сдвига, при этом между выходами блока вычисления проверок и входами дешифратора включен блок сравнения,,<

З0 другим входам которого подключен дополнительный выход приемника через последовательно соединенные регистр сдвига и формирователь синдрома ошибок, причем в:од

«стирание» регистра сдвига соединен с соотЗ5 ветствующим входом накопителя.

Источник информации, принятый во внимание при экспертизе.

1. Квятко С. Л. Схемы групповой синхро40 низации сообщений, передаваемых цикличеоким кодом. «Вопросы радиоэлектроники», 196б г., серия XI, выпуск 7, с. 53 — бО.