Приемник сигналов относительной фазовой манипуляции

Приемник сигналов относительной фазовой манипуляции

Иллюстрации

Показать все

Реферат

 

1Щ 565408

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Со|оз Советских

Социалистимеских.Рест|ублик (6l) Дополнительное к авт. свпд-ву (22) Заявлено 19.01.76- (21) 2315589/09 с присоединением заявки № (23) Приоритет

Опубликовано 15,07.77. Бюллетень № 26

Дата опубликования описания 03.08.77 (51) М. Кл. H 04L 27/22

Гасударственный камитет

Саветв Министров СССР аа делам изобретений и аткрытий (53) УДК 621.394.662.2 (088.8) (72) Автор изобретения

Ю. М. Елисеев (71) Заявитель (54) 11РИЕМНИК СИ1 НАЛОВ ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ

МАНИПУЛЯЦИИ

Изобретение относится к электросвязи и может использоваться для приема сигналов относительной фазовой манипуляции.

Известен приемник сигналов относительной фазовой манипуляции, содержащий последовательно соединс||ные усилитель-ограничитель и блок выделения опорного колебания, выходы которого подключены к двум параллельным цепям, состоящим из последовательно соединенных фазовращателя, сумматора по модулю «два», элемента И, двоичного счетчика, выходы которых соединены с входами дешифратора, а выход соответствующего элемента И через дополнительный двоичный счетчик подключен к входу дополнительного сумматора по модулю «два», выход которого соединен с входом первого клапана непосредственно, а с входом второго клапана — через ипвертор, при этом выход усилителя-ограничителя подклlочен к вторым ьходам с мматора по модулю «два» (1).

Однако известный приемник имеет низкую помехоустойчивость вследствие малой точности тактовой синхронизации.

С целью повышения помехоустойчивости в предлагаемый приемник сип|алов oríoñèòåëüной фазовой манипуляции введены два элем IITB задержки, дс:пlтсль частоты, !leap BI 1è триггер li последовательно соединенные дополнительный ипвертор, второй триггер и блок выделения знакоперемен, выход которого соединен с управляющими входами клапаИОВ, Выход последних через делитель частоты подключены к управляющим входам двоичных счетчиков, дешпфратора и второго триггера, второй вход которого соединен с выходом соответствующего двоичного счетчика, причем выход делителя частоты подключен через элементы задержки к входам первого

10 триггера, выход которого соединен с управляющим входом дополнительного двоичного счетчика, а второй вход дополнительного сумматора по модулю «два» и вход дополнительного пнвсртора соединены с выходом соответ15 ствуютцс|о двоичного счетчика.

11а чср-.еже изображена структурная электрическая схема предложенного приемника.

Приемник содержит последовательно соединенные усилитель-ограничитель 1 и блок вы20 деления 2 опорного колебания, выходы которого подключены к двум параллельным цепям, состоящим соответственно из .последовательно соединенных фазовращателей 3, 4, сумматоров по модулю «два» 5, 6, элементов

25 11 7, 8 п двоичпы. счетчиков 9, 10, выходы которых соединены с входамп дешифратора 11, а выход элемента И 8 через дополнительный двоичный счетчик 12 подключен к входу дополнительного сумматора 13 по модулю

3;| «два», соединенного выходом с входом пер565408

20

3 вого клапана 14 непосредственно, а с входом второго клапана 15 — через инвертор 16, при этом выход усилителя-ограничителя 1 подключен к вторым входам сумматоров 5, 6 по модулю «два».

Кроме того, приемник содержит два элемента задержки 17 и 18, делитель 19 частоты, первый триггер 20 и последовательно соединенные дополнительный инвертор 21, второй триггер 22 и блок 23 выделения знакоперемен, выход которого соединен с управляющими входами клапанов 14 и 15, выходы последних через делитель 19 частоты подключены к управляющим входам двоичных счетчиков 9, 10 дешифратора 11 и второго триггера 22, второй вход которого соединен с выходом двоичного счетчика 10, причем выход делителя

19 частоты подключен через элементы задержки 17, 18 к входам первого триггера 20, выход которого соединен с управляющим входом дополнительного двоичного счетчика 12, а второй вход дополнительного сумматора 13 по модулю «два» и вход дополнительного инвертора 21 соединены с выходом двоичного счетчика 10.

Устройство работает следующим образом.

Импульсы с выхода элемента И 8 подаются на вход двоичного счетчика 12 последовательного действия. Интервал его счета задается сигналом сброса, поступающим на управляющий вход с триггера 20, запускаемого импульсом окончания дополнительного интервала интегрирования с элемента задержки 17 и сбрасываемого импульсом начала этого интервала с элемента задержки 18. Импульсы с выхода двоичного счетчика 12 подаются на сумматор 13 по модулю «два», на второй вход которого подается сигнал с выхода двоичного счетчика 10, где производится перемножение знаков основного и дополнительного интервала.

Наличие или отсутствие импульсов одновременно на обоих входах сумматора 13 по модулю «два» соответствует одноименным знакам основного и дополнительного интегралов, при этом с выхода инвертора 16 выдается импульс — положительное рассогласование. Наличие импульса только на одном из входов сумматора 13 по модулю «два» соответствует разным знакам основного и дополнительного интегралов, при этом с выхода сумматора 13 по модулю «два» выдается импульс — отрицательное рассогласование. Сигналы с выхода сумматора 13 по модулю «два» подаются на клапан 14 в качестве сигнала управления по первому каналу управления делителем 19, а те же сигналы через инвертор 16 подаются на клапан 15 в качестве сигнала управления по второму каналу. Прохождение импульсов через клапаны 14, 15 на делитель 19 разрешается соответствующим сигналом только при

60 наличии знакоперемены в смежных посылках демодулированного сигнала с выхода триггера 22, определяемой блоком 23 выделения знакоперемен. Импульсы управления с клапанов 14, 15 подаются на управляющие входы делителя 19, изменяя соответствующим образом коэффициент его деления (например, путем вставления и выбивания импульсов частоты местного генератора) и тем самым корректируя его фазу.

Использование предлагаемого устройства позволяет за счет увеличения точности тактовой синхронизации повысить помехоустойчивость дискретного приемника сигналов относительной фазовой манипуляции, что, в свою очередь, позволяет практически выполнить его на элементах цифровой техники.

Формула изобретения

Приемник сигналов относительной фазовой манипуляции, содержащий последовательно соединенные усилитель-ограничитель и блок выделения опорного колебания, выходы которого подключены к двум параллельным цепям, состоящим из последовательно соединенных фазовращателя, сумматора по модулю

«два», элемента И, двоичного счетчика, выходы которых соединены с входами дешифратора, а выход соответствующего элемента И через дополнительный двоичный счетчик подключен к входу дополнительного сумматора по модулю «два», выход которого соединен с входом первого клапана непосредственно, а с входом второго клапана — через инвертор, при этом выход усилителя-ограничителя подключен к вторым входам сумматора по модулю «два», отличающийся тем, что, с целью повышения помехоустойчивости, введены два элемента задержки, делитель частоты, первый триггер и последовательно соединенные дополнительный инвертор, второй триггер и блок выделения зиакоперемен, выход которого соединен с управляющими входами клапанов, выходы последних через делитель частоты подключены к управляющим входам двоичных счетчиков, дешифратора и второго триггера, второй вход которого соединен с выходом соответствующего двоичного счетчика, причем выход делителя частоты подключен через элементы задержки к входам первого триггера, выход которого соединен с управляющим входом дополнительного двоичного счетчика, а второй вход дополнительного сумматора по модулю «два» и вход дополнительного инвертора соединены с выходом соответствующего двоичного счетчика.

Источники информации, принятые во внимание при экспертизе.

1. Патент США Ы 3729684, кл. 329 †1, 24.03.73. ф 65408

Составитель Е. Погиблова

Техред А, Камышникова

Редактор Т. Янова

Корректор Л. Котова

Типография, пр. Сапунова, 2

Заказ 1698/4 Изд. Ае 601 Тираж 818 Подписное

Ц1-1ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, К-35, Раушская наб., д. 4/5