Устройство выделения рекуррентного синхросигнала с обнаружением ошибок

Устройство выделения рекуррентного синхросигнала с обнаружением ошибок

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (1) 566380 (6i) /дополнительное к авт. свид-ву N. 475744 (22) Заявлено 01.12.75 (21) 2194819/09 с присоединением заявки № (23) Приоритет (43) Опубликовано25.07.77,Бюллетень №27 (45) /1ата опубликования описания 08.08.77 (51) М. Кл.

Н 04 L 7/10 //

//Н 04 1 1/08

Государственный номитет

Совета Министров СССР по делам иэооретений и открытий (53) УЛК621.394. .662 (088.8) (72) Автор изобретения

И. Ф. Хомич

Пензенский завод-ВТУЗ при заводе ВЭМ (Филиал

Пензенского политехнического института) (7)) Заявитель (54) УСТРОЙСТВО ВЫДЕЛЕНИЯ РЕКУРРЕНТНОГО СИНХРОСИГНАЛА

С ОБНАРУЖЕНИЕМ ОШИБОК

Изобретение относится к устройствам синхронизации систем передачи двоичной ин)юрмации.

Из основного авт. св. Ме 475744 известно устройство выделения рекуррентного синхросигнала с обнаружением ошибок, содержащее последовательно соединенные переключатель режимов работы, узел проверки на рекуррентность, селектор и схему И, причем второй выход узла проверки на рекур- )p рентность подключен к первым вхбдам переключателя режимов работы и узла сравнения, ко второму входу последнего подключен второй вход переключателя режимов работы, реверсивный счетчик (PC), при этом выход )5 узла сравнения через реверсивный счетчик подключен к третьему входу переключателя режимов работы и второму входу схемы И, выход которой подключен к четвертому входу переключателя режимов работы и друго- 20 му входу реверсивного счетчика, на суммирующий вход которого подана тактовая частота (1).

Однако известное устройство обладает недостаточным быстродействием за счет на- 25 личия трека ошибок, вызванно о прохождением ошибочных знаков по регистру сдвига, 1)ель изобретения — повышение быстродействия устройства.

Для этого в устройство выделения рекуррентного синхросигнала с обнаружением ошибок, содержащее последовательно соединенные переключатель режимов работы, узел проверки на рекуррентность, селектор, схе- му И, причем второй выход узла проверки на рекуррентйость подключен к первым входам переключателя режимов работы и узла сравнения, ко второму входу последнего подключен второй вход переключателя режимов работы, реверсивный счетчик, при этом ( выход узла сравнения через реверсивный счетчик подключен к третьему входу переключателей режимов работы и второму входу схемы И, выход которой подключен к четвертому входу переключателя режимов работы и другому входу реверсивного счет чика, на суммирующий вход которого подана тактовая частота, введены счетчик интервалов и триггер, при этом выход узла сравнения подключен к парафазным входам

566380 триггера непосредственно и через счетчик интервалов, а выход триггера подключен к дополнительному входу запрета счета реверсивного счетчика.

На чертеже приведена структурная схема предлагаемого устройства выделения рекуррентного синхросигнала с обнаружением ошибок.

Устройство содержит, последовательно соединенные переключатель 1 режимов ра- щ боты, узел 2 проверки на рекуррентность, селектор 3, схему 1 4, причем второй выход узла 2 проверки на рекурентность подключен к первым входам переключателя l режимов работы и узла сравнения 5. Ко второ- д му входу последнего подключен второй вход переключателя режимов работы. Выход узла 5 сравнения подключен непосредственно и через счетчик 6 интврвалов к парафазным входам триггера 7, а через реверсивный 29 счетчик S — к третьему входу переключателя 1 режимов работы и второму входу схемы И 4. Выход схемы И 4 подключен к четвертому входу переключателя 1 режимов работы и другому входу реверсивного 25 счетчика 8, дополнительный вход запрета счета которого подключен к выходу триг гера 7.

Устройство работает следующим образомм. 30

Двоичные знаки через переключатель 1 поступают в узел 2 проверки на рекуроективность, где анализируются на соответст вие закону построения, кода. Результаты проверки образуются в узле сравнения 5 и да- 5 лее подсчитываются PC 8. При этом совпавшие знаки обеспечивают прямой счет РС

8 цо суммирующей шине 9, а несовлавшне знаки (реверс РС 8) - цо вычитающей шине 10. Каждый принимаемый ошибочный знак рекуррентной последовательности, проходя по регистру сдвига 11, вызывает на узле сравнения 5 трек о цибок, численно равный числу точек съема регистра сдвига

11 на блок 12 сумматоров по модулю два.

Поэтому первый сигнал несовпадения запускает счетчик интервалов 6 на К двоичных знаков (где К вЂ” длина регистра сдвига 11 3 и переводит триггер 7 а- состояние запрета счета РС 8. Это состояние продолжается до тех пор, пока счетчик интервалов 6 не переведет триггер 7 в исходное положение.

В результате реверсивный счетчик 8 будет защищен от влияния трека ошибок, что повышает быстродействие устройства выделения синхросигнала.

При приеме последовательности с допустимым числом ошибок PC 8 срабатывает и переводит переключатель 1 в режим автономной,генерации рекуррентных знаков. Car нал фазового пуска выдается селектором 3 и через схему И 4 переводит устройство в исходное положение.

Формула изоб ретения

Устройство выделения рекуррентного синхросигнала с обнаружением ошибок по авт. св. Ne 475744, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродействия устройства, введены счетчик интервалов и триггер, при этом выход узла сравнения подключен к парафазным входам триггера непосредственно и через счетчик ингерваnos, а выход триггера подключен к дополнительному входу запрета счета реверсивного счетчика.

Источники информации, принятые во внимание при экспертизе:

1, Авторское свидетельство СССР

% 475744, кл, Н 04 L 7/10, 1973.

UHHHHH Заказ 2516/41

Тираж 815 Подписное

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4