Нуль-индикатор

Нуль-индикатор

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

О П И С А Н И Е (,,матов

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИТВЯЬСТВУ

1

> г. (бт) Дополнительное к авт, canд-ву (22) Заявлено 27.01.75(21) 210036М07 с присоединением заявки №вЂ” (23} Приоритет (43) Опубликовано05.08.77.Бюллетень % 20 (45) Дата опубликования описании 30.08.77 (51) М. Кл

Н 02 Н 3/18

Государственный «омнтет

Совета Министров СССР оо делан иэоЬретеннй н открытий (53), У ДК 6 21. 3 16. .925,4(088,8) Е, В, Лысенко (72) Автор. изобретения

Ордена Октябрьской:революции всесоюзный государственный проектно-изыскательский и научно-исследовательский институт энергетических систем и электрических сетей Энергосетьпроект (7l) Заявитель (54) НУЛЬ-ИНДИКАТОР

Изобретение относится к области релейной защиты и автоматики энергосистем.

Известны устройства, которые могут быть использованы в качестве нуль-индикаторов, выполи<-"..нные в виде усилителя постоянного тока на транзисторах с непосредственными связями между каскадами(1).

Недостаток таких устройств заключается в их сложности из-за большого числа элементов и необходимости двух уровней питания.

Наиболее близким по технической сущности и достигаемому результату к изобретению является нуль-индикатор, Один входной 15 зажим которого соединен через резистор с отрицательной шиной питания, а другой подключен к обшей точке диода и резистора, включенных между шинами питания, содержащий двухкаскапный транзисторный уси- 20 литель (2J Его недостатком является низкая надежность, связанная с многоэлементностью, и трупности унификации.

Цель изобретения - повышение надежности путем унификации. 25

Это достигается тем, что s качестве усилителя использована транзисторттая логическая ячейка И-Н1Г:, основной вход которой попклютетт к первому входному зажиму нуль индикатора, A расшщрптельный вход ячейкик обшей точке утто .тштутого диода и дополнительного резистора, попключенного к по» ложительной шине питания.

На чертеже представлена принцтптиальная схема нулт инпикатора, который сопержит тоанзисторную логическую ячейку И- -11Г 1 с основными вхопами 2 и 3 и расширительньтм вхопом 4 на транзисторах 5-9, ста« билитроне 10, пиопах .1..1, 12 и резисторах

13 - 17. ГасширительньN вход 4 ячейки l связан через резистор 18 с шиной питания, а вход 2 через резистор 1 т соспинен с нулевой шиной. Вход нултинпикатора связан со вхопом 2 я и йки i и обшг и точкой диода

20 и резистора 2 1.

При отключеннь х вхопах 2, 3, 4 транзисторы 5 и 6 закрь1ты, а транзистор 7 от» крыт через рт.зисторы 13 и 14. 1 ок го эмттт"терл прохопит оpc.*: стабилптрон 10 и откр!>1вает по нас! 1шени» т иn1, птстот

568 106

Транзисч Gp 9 закрыт падением напряжения на диоде, 11 От тока через нагрузку.

При подаче на хпсбой из оснОВных входов напряжения равного и.i!«меньшеГО напряже ния на стаОН«читроне л.О соответствующий

ВходнОй транзистор, например 5, откры=.Ваэтся-, и TGK резистОров 13, 14 переклю= чается через его переход коллектор-змиттер

K нулеВОй шипе

Транзисторы 7 и 8 запираются, а трап- 1о зиатор 9 открывается через резистор 15, Выходной сигнал ячейки 1 изменяется с нулевого -B единичный«, .ДДK и н дик «ци«««малот 0 ур ОВн я Основной вход 2 соединяется с шиной нулевого по- И тенциала через резистор 19, величина которого выбирается такой, при которой пои отключенном источи« =;Р в> 0 HQFG сиг««ыа пряжение ьа входе 2 со««" Ветствовало бы верхней гран«ше гарантированной величины нулевого сигнала..При этим транзистор 5

HOJiHGCTbIQ GYKpblT током fepeG peBIICTGp 18, потенциал расширительного ВхОда превышает

;.-.тенциал основного на величину падения .:::;«р.-..:::.::и «я Га переходе база-эмиттер транзистора 5.

Величины сопрстивлений резисторов 18, ,i выбираются такими, при которых ток, ;.„. Текающий по диодам 20,22, Обеспечивал бы ; у:;«марное гадение напряжения на них

Возможно бспзе близкое к падению напряже;;:я на переходе база.-емиттер транзистора5, н ч-"1об«ток протекающий GT BBGIIB диОда

22 K входу 4, не превышал 15«о от тока через резисторы 13 и 14.

При аком режиме входные зажимы эк-випотенциальны и могут быть разомкнуты или замкнуты накоротко бе;, изменения режима ячейки.

При подаче входного напряжения с . Казанной на чертеже полярностью сак резистора 19 переключается через истс-:пик входного сигнала, диоды 2О, 22 и :::.: «p

18 к шине питания, транзистор 5 .- BiiIIpBeT:

* ся, что приводит к переключению ячейки.

При этом ток сфдбатывания близок к "G= ку через резистор 9 в нормальном режиме, а напряжение срабатывания приближается к произведению тока срабатывания на суммарное дифференциальное сонротивленне диодов

20,22 и перехода база-эмиттер транзистора 5.

Возможен и второй режим работы уст ройства, когда ток, протекающий от анода диода 22 к входу 4, равен току через ре-.

55 зисторы 13, 14, а ток через резистор 19 выбирается равным 25;ь номинального тока базы транзистора 5, который необходим для переключения ячейки 1 при подаче на один из основных входов нулевого входного сиг нала. При этом транзистор 5 частично открыт и через него Ответвляется не более половины суммарного тока резисторов. 13,14 п тока входа 4 ячейки 1. Второй половины э«ого тока достаточно для надежного отпирания транзистора 7 и обеспечения нулевого выходного сигнала ячейки. В этом режиме обеспечивается эквипотенциальность входных режимов. При появлении входного сигнала, который в этом случае должен иметь полярность, обратную указанной на чертеже, транзистор 5 дополнительно открывает=ся током входного сигнала, транзистор 7 запирается. Это приводит к переключению ячейки и появлению на ее выходе единичного сигнала. Различие рассмотренных реМКМоВ в том, что в первом из них при появлении входного сигнала выходной сигнал ячейки изменяется с единичного на нулевой, а во втором режиме — с нулевого на единичный.

Такое выполнение нуль-индикатора обес= печивает повышение надежности устройства защиты за счет унификации электронных схем.

Формула изобрете ни я

Нуль-индикатор, один входной зажим которого соединен через резистор с отрицательной шиной источника питания, а другой подключен к обшей точке диода и резистора, включенных между шинами питания, содержащий двухкаскадный транзисторный усилитель, отличающийся тем, что, с целью повышения надежности путем .унификации, в качестве усилителя использована транзисторная логическая ячейка И-НЕ, основной вход которой подключен к первому входному зажиму нуль-индикатора, а расширительный вход ячейки - к обшей точке упо=

::«янутого диода и дополнительного резисто;:а, подключенног«к положительной шине питания.

Источники информации, принятые во внимание при экспертизе:

1. Шварц С. "Полупроводниковые схемы, 1962, справочник, стр. 41, фиг. 1-2.

2. Гаевенко Ю. Новые реле зашиты на полупроводниках", Киев, 1962, стр. 51 рис. 22.

Си;тавитель В. Литвиненко

Редактор В, Фельдман Техред Н. Анлрейчук Корректор С. Юд .енка

Заказ 2811/38 Тираж 917 Поднисное

ЦНИИПИ Государственного комитета Совета Министров СССР но делам изобретений н открытий

113035, Москва, ЖЗБ, Раушсквя наб., д. 4/5

Филиал ППП Патент,г. Ужгород,,ул. Нроектнаи, 4