Формирователь последовательности импульсов

Формирователь последовательности импульсов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Ресяублик

Оп ИСАИИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИТИЛЬСТВУ ((1),1(т8 l : ) (61) Дополнительное к авт. свил-ву— (22) Заявлено04.06.75 (21) 2145445/09 (51) М. Кл, Н ОЗ К 5/56 с присоединением заявки №Государственный номнтет

Совете Ииннстров СССР но делам иэобретеннй и открытий (23) Приоритет « (43) Опубликовано 05.08,77,Бюллетень № 29 (45) Дата опубликования описания 02.09.77 (53) УДК 621.374, °:.325.4 (088.8) Г. С. 11ирамуа и В. А. Богатырев (72) Авторы изобретения

1 !

Грузинский ордена Ленина и ордена Трудового Красного Знамени политехнический институт им. В. И, Ленина (71) Заявитель (54) ФОРМИРОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ

Изобретение относится к импульсной технике, может использоваться в вычислительной технике для генерирования Il «разрядной двоичной последовательности c заданным числом единиц. 5

Известна схема генерирования импульс« ной последовательности, содержашая гене« ратор тактовых импульсов, регистры, логические схемы и дополнительное оборудование (1).

10 Однако известная схема генерирования не дает возможности генерирования двоичных последовательностей с заданным числом единиц.

Наиболее близок к предлагаемому форми; рова гель последовательности импульсов, содержаший последовательно соединенные ге» нератор импульсов и основной регистр, ко входам которого через дополнительный ре- 29 гистр подключен наборный блок, два эле мента ИЛИ и инвертор 12), Однако известный формирователь не позволяет формировать двоичную последовательность с заданныь числом единиц. 25

1Яель изобретения — формирование двоичных последовательностей с заданным числом е диниц.

Для этого в формирователь последователь ности импульсов, содержаший последовательно соединенные генератор импульсов и основной регистр> ко входам которого через дополнительный регистр подключен наборный блок, два элемента ИЛИ и инвертор, введены блок приоритета нуля, блок приоритета единицы и коммутатор, причем прямой выход дополнительного регистра подключен через второй элемент ИЛИ ко входу генератора им-! пульсов, выход которого соединен с соответ ствуюшим входом основного регистра и входом инвертора, прямой и инверсный выходы основного регистра подключены ко входам блока приоритета) единицы и блока приорите та нуля, один выход которого TIopxIIIoieH к дополнительному входу блока приоритета еднницы,. другой кпервым входам коммутатора и первого элемента ИЛИ, ко вторым входам которых подключен выход блока приоритета единицы, выход коммутатора подключен к одному из

I вхочов дополнительного регистра, а выход

568158 з блока приоритета единицы является выходом устройства.

На чертеже изображена структурная электрическая схема предлагаемого формирователя.

Формирователь последовательности импуль-5 сов содержит последовательно соединенные генератор импульсов 1 и основной регистр

2, ко входам которого через дополнительный регистр 3 подключен наборный блок 4, элементы ИЛИ 5 и 6, инвертор 7, блок ð приоритета нуля 8, блок приоритета единицы 9 и коммутатор 10 причем прямой выход регистра 3 подключен через элемент

ИЛИ 6 Ко входу генератора импульсов 1, выход которого соединен с соответствующим входом регистра 2 и входом инвертора

7; прямой и инверсный выходы регистра 2 подключейы ко входам блока приоритета единицы 9 и блока приоритета нуля 8; один выход блока 8 подключен к дополнительному

l входу блока приоритета единицы 9, а другойк первым входам коммутатора 10 и, элемента ИЛИ 5, ко вторым входам которых подключен выход блока приоритета единицы 9; выход коммутатора 10 подключен к 2s одному из входов регистра 3, а выход блока приоритета единицы 9 является выходом устройства. Формирователь работает следующим образом. 30

При генерировании ?I — разрядных двоич ных последовательностей с заданным числом

К единиц в регистры 2,3 посредством на- борного блока 4, начиная с П -ного разряда, подряд записываются К единицы. 35

При единице на выходе генератора импульсов 1 на выходе ll блока приоритета нуля 8является . единица в разряде, соответствующем первому нулю в регистре 2, считая от младшего разряда, а на выходе 40

12 - единица в разрядах, расположенных до этого нуля. Единицы на выходе 12 обнуляют соответствующие разряды регистра

3, В блоке приоритета единицы 9 определяется первая единица справа в регистре 2, 45 начиная с разряда нахождения первого пуля, I .определяемого блоком приоритета нуля 8.

Единица с выхода 12 обнуляет соответствующий разряд регистра 3, а также поступает, на входы коммутатора. 10, распространяю- 50 щего эту единицу на 3+ 1 -й разряд, где 3 - количество разрядов до первого нуля, определяел1ое на выходе 12 блока приоритета нуля 8. Информация с комл1утатора 10 запись.вается в соответствующие разряды регистра 3.

Таким образом, в регистре 3 образуется искомая последовательность, переписываемая в регистр 2 при нуле на выходе генератора импульсов 1. B следующем такте при едини-. це на выходе генератора 1 эта последовательность подается на выход устройства, При получении всех «разрядных последовательностей с заданным числом К единиц на выходе элемента ИЛИ 6 появляется нуль, блокирующий подачу тактирующих импульсов от генератора 1 °

Таким образом, описанный формирователь позволяет генерировать ц -рязрядные . а двоичные последовательности с заданным числом единиц.

Формула изобретения

Формирователь после довательности импульсов, содержащий последовательно соединенные генератор импульсов и основной регистр, ко входам которого через дополнительный регистр подключен наборныйблок, два элемента ИЛИ и,инвертор, . о т л и— ч а ю шийся тем, что, с целью формирования двоичных последовательностей с заданным числом единиц, в него введены блок приоритета нуля, блок приоритета единицы и коммутатор, причем прял1ой выход дополнительного регистра подключен через второй элемент ИЛИ ко входу генератора импульсов, выход которого соединен с соответствующим входом основного регистра и входом инвертора, прямой и инверсный выходы основного регистра подключены ко входам блока приоритета единицы и блока приоритета нуля, один выход которого подключен к дополнительному входу блока приоритета единицы, а другой выход - к пер- вым входам коммутатора и первого элемента ИЛИ, ко вторым входал которых подключен выход блока приоритета единицы, выход коммутатора подключен к одному из входов дополнительного регистра, а выход блока приоритета единицы является выходом устройства..

Источники информации, принятые во внимание прп экспертизе:

1. Патент Великобритании No 1278945, Н 03 К 5/156, 1972.

2. Лвторское свидетельство СССР

N9 366583, Н 04 1» 17/02, .1 970.

568158

Составитель Г. Серова

Редактор Б. Федотов Техред А. Богдан Kopp«òoÐ,A. Жолтани, Заказ 2815/41 Тираж 1065 Подписное

1Ц11!ИП!! Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 1/5

Филиал ПИП 1!атент, г. Ужгород, ул. Проектная, 4