Приемник дискретных сигналов

Приемник дискретных сигналов

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИВЛЬСТВУ

Союз Советских

Социалистических республик (111568163 (61) Дополнительное к авт. свид-ву(22) Заявлено10.06.74 (21) 2033517/09 с присоединением заявки №(23) Приоритет (43) Опубликовано 05 08,77 Бюллетень № 29(45) Дата опубликоваиия описания 20.09,77 (51) M. Кл, Н 04 В 1/06

Н 04 Ь 17/16

Государственный ноннтет

C0B8T& Мнннстроа NCP оа делан нзебретеннй и аткрытнй (53) УДК621.394.662 (088.8) д. М. Шестопалов, Н. Д. Егунов, С. А, Сребродольский и Г. М. Бахрушина (72) Авторы изобретения

М осковс1.нй ордена Трудового Красного Знамени электротехнический институт связи (71) Заявитель (54) ПРИЕМНИК ДИСКРЕТНЫХ СИГНАЛОВ

Изобретение относится к радиотехнике.

Известен приемник дискретных сигналов, содержащий задающий генератор, подключенный к формирователю тактовых импульсов, один из выходов которого и дключен к пер- а вому входу блока управления, а другой - через блок фазирования и сихронизапии - ко второму входу блока управления, первый выход которого подключен,к управляющему входу связанногэ с блоком фазирования и lO синхронизации входного формирователя импульсм, выход которого подключен к информационному sxogy накопителя, к первому управляющему входу которого подключен второй выход блока управления, и декодирую- l5 ший блок, выход которого подключен к блоку отображения информации, а уцравляюший вход соединен с третьим выходом блока управления fl).

Однако известный приемник имеет низ- М кую помехоустойчивость, Бель изобретения - повышение помехоустойчив ости прием а, Для зтог0 в приемник дискретных сигналов, содержавший задающий генератор, поцклю-25 ченный к формирователю тактовых импульсов, один из выходов которого подключен к первому входу блока управления, а другой - через блок фазярования и синхронизации - ко второму входу блока управлении, первый выход которого подключен к управляющему входу связанного с блоком фазирования и синхронизапии входного формирователя импульсов, выход которого подключен к информационному входу накопителя, к первому управляющему входу которого подключен второй выход блока управления, и декодирующий блок, выход которого подключен к блоку отображения информации, а управляющий вход соединен с третьим выходом. блока управления, введены последовательно соединенные блок сравнения кодовых комбинаций, первый элемент ИЛИ, блок входных ключей, блок кодовых регистров и второй элемент ИЛИ, выход которого подключен к информационному входу декоцнрующего блока, причем второй вход блока входных ключей соединен с четвертым выходом блока управления, выход накопителя подключен ко входу блока сравнения кодовых комбинаций и через вновь

568163 введенный блок промежуточных накопителей - ко втооому вхэпу блока кодовых оегистров„к третьему входу которого и к упрввляюшим входам блока входных ключей подключены выходы блсжв сравнения Кадовых комбинаций, причем выход первого элемента ИЛИ соединен с дополнительным входом накопителя.

На чертеже изображена структурная электрическая схема предлагаемого усч ройствв.

Приемник дискретных сигналов содержит задающий генератор 1, подключенный к фор мирователю тактовых импульсов 2, один из выходов которого подключен к первому вх ду блока управления 3, а другой — через блэк фвзироввния и синхронизации 4- — кэ второму входу блока управления 3, первый выход которого подключен к управляющему входу связанного, с блоком фазирования и рО синхронизации 4 входного формирователя импульсов 5. Выход формирователя 5 подклю. .чеи к информационному входу накопите@я 6 к первому управляющему входу которого подключен второй выход блока управления 3 25

Выход декодируюшего блока 7 ссодключен к блсжу отображении информации З, в управляюший вход соединен с третьим выходом блока управления 3. Блок 9 соввнения кода. вых комбинаций через элемент ИЛИ 10, 30

GrîK входных ключей ll, блок кодовых регистров 12 соединен с элементом ИЛИ 13, выход которого пэдключен к информационному входу декодирующего блока 7, .причем второй вход блока входных ключей 11 соединен с 35 четвертым выходом блока управления 3, вы0 хэд накопителя 6 подключен ко входу 9 сравнения кодовых комбинаций и через блэк промежуточных накопителей 14 — ко. второму входу блока кодовых регистров 12, к 4О третьему входу которого и к управляюшим входам блэка входных ктпочей 11 подклю чены выходы блока 9 сравнения кодовых комбинаций, причем выход элемента ИЛИ 16 соединен с дополнительным входом накопи- 4S

J теля.

Приемник дискретных сигналов рабэгвет следующим образом.

Сигнал, пэ гупаюшнй нв входной формирователь импульсов 5, регистрируется и исправляе гся, после serb записывается тактовыми импульсами блока управления

3. в накопитель 6. Так записывается вся кодовая кэ:лбинапия. При приеме второй кодовой комбинации и записи ее в накопитель 6 блок сравнения 9 выдвег через элеменг ИЛИ 10 импульс для управления блоком кодовых регистров 12, в который также запи -.ываюгся кодовые комбинации яс накопителя, Выходной импульс алемента ИЛИ 1Î стирает принятые кодовые комбинации, записанные в накопителе 6.

Ходовая комбинация, записанная в блок кодовых регистров 12, считывается с его выхода через блсж входных ключей 11 тактовыми импульсами с блока управления

3;соединенного с ним через элемент ИЛИ 13 и декодируюший блок 7.

Нормальная работа приемника обеспечивается звдаюшнм генератором 1, формирователем тактовых импульсов 2 и блоком фазироввния и GHHxpoBBB8llHB 4р который соеди- . нен со входным формирователем импульсов и блоком управления 3.

Новый цикл работы приемника, г,е. определение принятой правильно кодовой комбинации, начинается после стирания сигналом элемента ИЛИ 10 старых кодовых комбинаций в накопителе 6. Для нормальной и безостановочной работы приемника перед блоком кодовых регистров 12 помещен блок промежугочных накопителей 14.

Описанный приемник дискретных сигналов позволяет значительно повысить достоверность принимаем ой информации.

Ф ормулв изобре те ния

Приемник- дискретных сигналов, содержаший задающий генератор, подключенный к формирователю тактовых импульссе, один из выходов которого подключен к первому вхсщу блока управления, а другой — через блок фазирования и синхронизации — ко второму входу блока управления, первый выход которого подключен к управляющему входу связанного с блоком фазирования и синхронизации вход- ного формирователя импульсов, выход которого подключен к информационному входу накопителя, к первому управляющему входу которого подключен второй выход блока управления, и декодируюший блок, выход которого подключен к блоку отображения информации, а управляющий вход соединен с третьим выходом блэка управления, о г л н ч а ю щ и йс я тем, что, с целью повышения помехоустойчивости приема, в него введены последсвательно соединенные блок сравнения кодовых комбинаций, первый элемент ИЛИ, блок входных ключей, блок кодовых регистров и вгорой элеменг ИЛИ, выход когорэгэ подключен к ннформациэнному входу декодирующегэ блока, причем второй вход блока входных ключей соединен с четвертым выходэм блэка управления, выход накопителя подключеь ко входу блэка сравнения кодовых комбинаций и через вновь введенный блок промежуточных накэпигелей — кэ второму входу блока кодовых регисгрсе, к грегьему входу которого н к упpaBJlHIoUIHM входам блэка входных клычей попкдючены выходы блока сравнения кодовых комбинаций, причем выход первого элемента ИЛИ соединен с дополнительным входом нак опителя.

Источники информации, принятые во внимание при экспертизе:

1.. Харкевич А. А. Очерки общей теории связи, М., Гостехиздат, 1955, с. 142-143.

Составитель Г. <ерова

Редактор Б, Федотов Техред М. Левицкая Корректор А. Гриценко

Заказ 2816/42 Тираж 815 Подписное

IlHHHnH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород, ул, Проектная, 4