Устройство тактовой синхронизации

Устройство тактовой синхронизации

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Соц алнстииескин

Республик (») с368186 (61) Дополнительное к авт. свил-ву(22) Заявлено 13.02.75 (21) 2104783/09 с присоединением заявки № (23} Приоритет (43) Опубликоваис 05.08.77.Бюллетень № 29 (4б) Дата опубликования описания 08.09.77 (51) М. Кл, Ф

Н 04 L 7/02//

//H 03 К 5/00

Государственный яоинтет

Совета Мннястров СССР по делам нзооретеннй н втярытий (53) УДК 621 394 .662 (088.&), (72) Авторы изобретения

М. Е. Плетнев .и В. A. Семенов (71) Заявитель (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ,. Изобретение относится к дискретным сио, темам связи и может использоваться для синхронизации аппаратуры передачи дискретных сигналов.

Известно устройство тактовой синхрони-. зации, содержащее объединенные по входу импульсно-фазовый дискриминатор и обнару житель перерывов связи, интегратор, выхо» ды которого через блок управления, ко второму входу которого подключен выход задающего генератора, подключены к делителю частоты, выход которого подяоочен к соответствующим входам импульсно-фазового дискриминатора и датчика циклов (1).

Однако в известном устройстве имеет место рассинхронизация аппаратуры переда чи дискретных сигналов за счет отклонения частот задающих генераторов от номиналов, вследствие чего, время удержания синхронизма аппаратуры невелико. 20

Цель изобретения - увеличение времени удержания синхрониэма при перерывах связи.

Для этого в устройство тактовой1 синхронизации, содержащее объединенные по входу импульсно-фазовый дискриминатор и обнару- житель перерывов связи, интегратор, выхо ды которого через блок управления, ко вто. рому входу которого подключен выход задающего генератора, подключены к делителю частоты, выход которого подключен к соо7» ветствующим входам импульсно-фазового дискриминатора и датчика циклов, введены переключатель режимов, измерите.;ь скорос ти расфазирования, дополнительный делитель частоты, датчик импульсов вычитания и дат чик импульсов добавления, при этом вытео ды интегратора через измеритель скорости расфазирования подключены к одному из вхо» дов дополнительного делителя частоты и ко входам датчика импульсов вычитания и д. т, чика импульсов добавления, выходы которых одновременно с выходами импульсно-фазового дискриминатора и выходом обнаружителя перерывов связи подключены к соответствующим входам переключателя режимов, выхо ды которого подключены к соответствующим входам интегратора, причем к управляющему входу дополнительного делителя частоты подключен выход делителя частоты, а выход дополнительного делителя частоты подклю

568186 чен к управляющим входам датчика импуль-.

coa åüã÷èòàíèÿ и датчика импульсов добавления, «роме того, к цикловому входу иэмери» тели скорости расфаэирования подключен выХод датчика циклов, $

Hq чертеже изображена структурная электрич ская схема устройства тактовой син хроиизации.

Устройство тактовой синхронизации содержИт объединеннъ е по входу импульснофаэовый дискриминатор 1 и обнаружитель перерывов связи 2; интегратор 3, выходы которого через блок управления 4, ко второ- му входу которого подключен выход задаю щего генератора 5, подкщочены к делителю: " частоты 6, выход которого подключен к со-. ответствующим входам импульсно.фазового дискриминатора 1 и датчика циклов 7, пере ключатель режимов 8, измерйтель .скорости расфаэирования 9, дополнительный делитель ® частоты 10, датчик импульсов вычитания 11 и датчик импульсов добавления 12, при атом выходы интегратора 3 через измеритель скорости расфазирования 9 подключены к одному из входов дополнительного делителя частоты 10 и ко входам датчика импульсов вычитания 11 и датчика импульсов добавле ния 12, выходы которых одновременно с выходами импульсно-фазового дискримина.тора 1 и выходом обнаружителя перерывов связи 2 подключены к соответствующим входам переключателя режимов 8, выходы которого подключены к соответствующим входам интегратора 3, причем к управляю . щему входу дополнительного делителя частоты 10 подключен выход делителя частоты 6, а выход дополнительного делители частоты 10 подключен к управляющим вхо» дам датчика импульсов вычитания ll u датчика импульсов добавления 12, кроме того, к цикловому входу измерителя скорости расфазирования 9 подключен выход дат». чика циклов 7.

Устройство работает следующим образом.

Во время приема дискретного сигнала с выходов интегратора 3 импульсы "опереже

»e или отставание" поступают на соотг ветствующие входы измерителя скорости расфазирования 9 и на блок управления 4, делитель частоты 6. Импульсы "добавле- 50 ние с выхода измерителя скорости расфаэнрования 9 включают датчик импульсов до бавления 12 и выключают датчик импульсов вычитания 11, а импульсы "вычитание включают датчик импульсов вычитания 11 и выключают датчик импульсов добавления

12. При этом осуществляется запоминание жака расфазирования. Кроме того, импульсами с соответствующих выходов измерите60 лп скорости расфазирования 9 с помощью ключей устанавливается коэффициент деления дополнительного делителя частоты 10 в соответствии с величиной с«ррости раофаэирования принимаемых сигналов и тактовых импульсов приемника. При исчезновении сигнала или резком ухудшении его качесьва импульсом с выхода обнаружителя пере рывов связи 2, поступающим на переключатель режимов 8, от входов интегратора 3 отключаются выходы импульсно-фазового дискриминатора 1 и подключаются выходы датчика импульсов добавления 12 и датчи ка импульсов вычитания 11. При этом на вход интегратора 3 поступают импульсы, которые осуществляют коррекцию фазы так товых импульсов приемника в том же направ» ленни, как это осуществлялось по принимае мым - посылкамисигнала. до перерыва связи.

Ийтервалы времени, эв которые производят ся измерения скорости расфазирования, определяются периодом следования импульсов с датчика циклов 7, Предлагаемое устройство тактовой синхро низации позволяет увеличить время удержа ния синхронизма в 20-25 раз по сравнению с известными устройствами.

Формула изобретения

Устройство тактовой синхронизации, содержащее объединенные по входу импульс-. но-фазовый дискриминатор и обнаружительперерывов связи, интегратор, выходы которого через блок управления, ко второму входу которого подключен выход эадающе го генератора, подключены к делителю частоты, выход которого подключен к соответ. ствующим входам импульсно-фазового диэкриминаторв и датчика циклов, о т л ич а ю щ е е с я тем, что, с целью увеличения времени удержания синхронизмв прц перерывах связи, введены переключатель режимов, измеритель скорости расфазирования„ дополнительный делитель частоты, датчик импульсов вычитания и датчик импульсов добавления, при этом выходы инте гратора через измеритель скорости расфа зирования подключены к одному иэ входов дополнительного делителя частоты и ко входам датчика импульсов вычитания и дат» чика импульсов добавления, выходы которых одновременно с выходами имлульснофазового дискриминатора и выходом обнаружителя перерывов связи подключены к соответствующим входам переключателя ре» жимов, выходы которого подк почены к соответствующим входам интегратора, причем к управляющему входу дополнительного де лителя частоты подключен выход делителя частоты, а выход дополнительного делителя

568186

Составитель Г. Сачкова

Редактор О. Иванова Техреду!А. Демьянова Корректор A. Кравченко

Заказ . 2817/43 Тираж 815 Подписное

1Ц.!ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал Г!ПГ! Патент", r. Ужгород, ул. Проектная, 4 частоты подключен к управляющим входам датчика импульсов вычитания и датчика импульсов добавления, кроме того, к цикловому входу измерителя скорости расфазирования подключен выход датчика циклов.

Источники информации, принятые во вни» мание при акспертизе:

1, Авторское свидетельство СССР

% 250205, кл. Н 03 К 5/00, 1968.