Управляемый делитель частоты

Управляемый делитель частоты

Иллюстрации

Показать все

Реферат

 

(щ 572932

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 04.09.74 (21) 2058559/21 с присоединением заявки ¹ (23) Приоритет

Опубликовано 15.09.77. Бюллетень № 34

Дата опубликования описания 28.09.77 (51)М. Кл.з Н ОЗК 23/00

Государственный камнтет

Совета Министров СССР ла делам изобретений н открытнй (53) УДК 621.374.4 (088.8) (72) Авторы изобретения

А. И. Прошин и М. К. Шмидов (71) Заявитель (54) УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ

Изобретение относится к вычислительной технике и автоматике и предназначено для преобразования частоты следования импульсов.

Известен управляемый делитель частоты, содержащий счетчик импульсов и элементы И, Работа известного делителя частоты основана на образовании частотных компонентов.

Коэффициент пересчета масштабного делителя выставляется с помощью специальных переключателей,(1).

Данное устройство имеет сложную схему, поскольку для установки дробного коэффициента деления требуется переключение трех переключателей.

Известен управляемый делитель частоты, содержащий счетчик импульсов, выходы триггеров которого подключены к первым входам вентилей опознавания, и элемент ИЛИ, при этом к входной шине подключены вход счетчика импульсов и один из входов элемента

ИЛИ (2).

Недостатком известного делителя частоты является отсутствие изменения входной частоты относительно среднерасчетного значения, что важно для обеспечения регулирования и индикации параметров, например регулирования температуры, давления, расхода и т. д.

С целью расширения функциональных возможностей в предлагаемый управляемый делитель частоты введены регистр, вычитатель, группы элементов И, группа элементов ИЛИ, элементы совпадения и дополнительный элемент И 1И, причем выходы вентилей опознавания соединены через дополнительный элемент ИЛИ с первыми входами элементов совпадения, выход первого из которых соединен непосредственно с вычитающим входом вычитателя, а выход второго через элемент

10 ИЛИ вЂ” с суммирующим входом вычитателя, второй вход первого элемента совпадения подключен к инверсному выходу триггера старшего разряда регистра и к первым входам элементов И первой группы, вторые входы ко15 торых соединены с инверсными выходами триггеров регистра, а второй вход второго элемента совпадения подключен к прямому выходу триггера старшего разряда регистра и к первым входам элементов И второй группы, 20 вторыс входы которых соединены с прямыми выходамц триггеров регистра, при этом выходы элементов И двух групп через группу элементов ИЛИ соединены со вторыми входами вентилей опознавания.

25 На чертеже представлена структурная электрическая схема управляемого делителя частоты.

Устройство содержит входную шину 1 генератора импульсов среднерасчетной частоты, 30 элементы ИЛИ 2, 3, счетчик 4 импульсов, вен572932

3 тили 5 — 8 опознавания, группу элементов ИЛИ

9 — 12, регистр 13, группы элементов И 14 — 17 и 18 — 21, вычитатель 22, элементы 23, 24 совпадения и шину 25 кода управления.

Устройство работает следующим образом.

Импульсы с частотой, пропорциональной среднерасчетному значению регулируемого параметра, с входной шины 1 поступают на вход элемента ИЛИ 2 и триггеры счетчика 4.

Импульсы с выходов счетчика 4, сдвинутые по времени относительно импульсов переноса триггеров, поступают на входы вентилей 5 — 8, на другие входы которых через элементы ИЛИ

9 — 12 поступает прямой или инверсный код с триггеров регистра 13. Выбор подаваемого на вентили 5 — 8 кода управления осуществляется триггером старшего разряда регистра 13, выходы которого коммутируют элементы И

14 — 17 и 18 — 21.

В зависимости от того, в какую сторону изменяется регулируемый параметр, изменяется и код управления, что вызывает срабатывание соответствующих элементов И 14 — 17 и 18 — 21, а также элементов 23 и 24, Изменение кода, поступающего на вентили 5 — 8, вызывает изменение частоты следования импульсов на выходе элемента ИЛИ 3, плавно в сторону уменьшения и увеличения частоты относительно среднерасчетной. Уменьшение и увеличение частоты осуществляется прямым и инверсным кодом. Тип кода определяется срабатыванием триггера старшего разряда регистра 13.

Если, например, регулируемый параметр меньше среднерасчетного, то с выхода триггера старшего разряда регистра 13 на элемент

24 подается высокий потенциал, при этом импульсы с элемента ИЛИ 3 через элемент 24 поступают на вычитающий вход вычислите.ля 22.

Аналогично при изменении параметра в сторону увеличения срабатывают элемент 23 и элемент ИЛИ 2, сдвинутые по времени импульсы поступают на суммирующий вход вычитателя 22, где они суммируются с импульсами, следующими со среднерасчетной частотой следования. Выходная частота управляемого делителя частоты, поступающая с выхода вычитателя 22, равна

fcp+ < fcp

2! где à — выходная частота управляемого дслителя частоты;

К вЂ” коэффициент деления;

fcp — среднерасчетная частота следования

5 импульсов.

cd op мула изобретения

Управляемый делитель частоты, содержащий счетчик импульсов, выходы триггеров которого подключены к первым входам вентилей опознавания, и элементы ИЛИ, при этом к входной шшю подключены вход счетчика импульсов и один из входои элемента ИЛИ, о тл II ч а ю шийся тем, что, с целью расширения функциональных возможностей, в него введены регистр, вычитатель, группы элементов И, группа элементов ИЛИ, элементы совпадения и дополнительный элемент ИЛИ, причем выходы вентилей опознавания соединены через дополнительный элемент ИЛИ с первыми входами элементов совпадения, выход пер25 вого из которых соединен непосредственно с вычитающим входом вычитателя, а выход второго через элемент ИЛИ вЂ” с суммирующим входом вычитателя, второй вход первого элемента совпадения подключен к инверсному

30 выходу триггера старшего разряда регистра и к первым входам элементов И первой группы, вторые входы которых соединены с инверсными выходами триггеров регистра, а второй вход второго элемента совпадения подключен

35 к прямому выходу триггера старшего разряда регистра и к первым входам элементов И второй группы, вторыс входы которых соединены с прямыми выходами триггеров регистра, при этом выходы элементов И двух групп через

40 группу элементов ИЛИ соединены со вторыми входамп вентилей опознавания.

Источники информации, принятые во впимание при экспертизе

1. П. В. Новицкий и др. Цифровые приборы с частотными датчиками, Л. «Энергия», 1970, с. 251, 2. Авторское сьидстельство СССР М 3990б9, 50 кл. Н 03К 23/24, 1972.

572932

Составитель М. Аудринг

Техрсд И. Михайлова Корректоры: Л. Брахнина и Л. Орлова

Редактор Т. Янова

Подписное

Типография, пр. Сапунова, 2

Заказ 214774 Изд. М 773 Тираж 1080

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская паб., д. 4/5