Приемник аналоговых сигналов

Приемник аналоговых сигналов

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ пц 572936

Сова Советских

Социалистических

Республик (61) Дополнительное к авт. свпд-ву (22) Заявлено 10.10.73 (21) 1968655/09 (51) М. Кл. - Н 04В 1/10 с присоединением заявки М

Государственный комитет (3) 11риорптст

Совета Министров СССР пе делам изобретений Опубликовано 15 09 77 Бюллстсш Ф 34 (53) УД К 621.396: 621.5 (088.8) и открытий

Дата опубликования описания 04.10.77 (72) Авторы изобретения

Л. А. Мироновский и В. А. Слаев (71) Заявитель (54) ПРИЕМНИК АНАЛОГОВЫХ СИГНАЛОВ

Изобретение касается передачи информации и может использоваться для приема аналоговых сигналов.

Известно устройство для преобразования сигнала, содержащее линию задержки, отводы которой через вентили, управляемые блоком синхронизации, весовые умножители, сумматоры и блок деления соединены с дешифратором (1).

Однако известное устройство обладает невысокой надежностью, обусловленной сложностью его аппаратурной реализации.

Наиболее близким техническим решением к данному изобретению является приемник аналоговых сигналов, содержащий на выходе блок вычитания, одним из вхоДов соединенный с выходом многоотводной линии задержки, вход которой является входом приемника, а также последовательно соединенные блок деления, входы которого через первый и второй сумматоры подключены к соответствующим выходам двух групп весовых умножителей, и блок коррекции (2).

Однако известный приемник имеет помехи на выходе во время пауз в передаваемом сигнале.

Цель изобретения — повышение точности компенсации помех, Для этого в предлагаемом приемнике аналоговых сигналов между каждым из отводов многоотводной линии задержки и входом соответствующего весового умножителя включены вентили, управляемые блоком синхронизации, выход второго сумматора через дополнительную многоотводную линию задержки с дополнительным сумматором на выходе подключен к управляющему входу дополнительного вентиля, включенного между выходом блока коррекции и вторым входом блока вычитания, при этом блок коррекции выполнен в виде счетчика и дешифратора, выходы которого соединены с входами установки исходного состояния счетчика, а выход блока синхронизации дополнительно соединен со счет15 ным входом блока коррекции.

На чертеже представлена структурная электрическая схема предложенного приемника.

Приемник содержит многоотводную линию задержки 1, вход которой является входом приемника, а выход соединен с первым входом блока вычитания 2, последовательно соединенные блок деления 3, входы которого через первый 4 и второй 5 сумматоры подключены к соответствующим выходам двух групп весовых умножителей 6, и блок коррекции 7, Между каждым из отводов многоотводной линии задержки 1 и входом соответствующего весового умножителя 6 включены вентили 8, управляемые блоком синхронизации 9. Выход второго сумматора 5 через дополнительную

572936 многоогводную линию задержки 10 с дополнительным сумматором 11 на выходе подключен к управляющему входу дополнительного вентиля 12, включенного между выходами блока коррекции 7 и вторым входом блока вы гиташгя 2, прп этом бло, коррекции 7 выполнен в виде счетчика 13 и дсшифратора 14, выходы которого соединены с входами установки исходного состояния счетчика 13, а выход блока синхронизации 9 дополнительно соединен со счстным входом блока коррекции 7.

Приемник работает следующим образом.

11рипятый сигнал у (t) продолжительности Т, состоящий пз участков, два из которых п3ля1отся избьггочными, поступает на вход

vill(3l oîòâ0äIlI3II линии заде!3>кки 1. С (и+2) отводов многоотводпой л1шип задержки 1 сигналы подаются па сигнальные входы 13cIITHлей 8, !элок синхронизац1ш 9 открывает эти вепт11ли 8 на врсмя Т/(n+2) в конце интервала Т. Участки сигнала y(t) с выходов вентилей 8 через весовые умножитсли б поступают на входы первого 4 и второго 5 сумматоров. Таким образом, па выходе первого

4 и второго 5 сумматоров образуются два сигнала рассогласования длительности Т/(п+2), равной длительности одного участка, представляющие собой взвешенную с различными весовымп коэффициентами сумму (и+2) участков принятого сигнала y (t) .

Коэффициенты весовых умножителей 6 подбираются так, чтобы сигнал рассогласования с выхода второго сумматора 5 повторял форму напряжения помехи, а сигнал с выхода первого сумматора 4 был больше его в число раз, равное номеру y«acll

Сигналы рассогласования с выходов первого 4 и второго 5 сумматоров подаются на блок деления 3, с выхода которого напряжение, пропорциональное номеру участка, пораженного помехой, проходит на вход блока коррекции 7, а именно на дешифратор 14. Дешифратор 14 вырабатывает управляющий сигнал на одном из своих выходов с номером, соответствующим номеру участка, пораженного помехой. Этот сигнал подается на соответствующий вход установки исходного состояния счетчика 13, на счетный вход которого поступают с выхода блока синхронизации 9 импульсы с периодом следования Т/(n+2) . На выходе счетчика 13 образуется сигнал, открывающий дополнительный вентиль 12 на время, соответствующее прохождению через блок вычитания

2 участка сигнала y(t), пораженного помехой.

Сигнал рассогласовашгя с выхода второго сумматора 5, повторяющий форму напряжения помехи, поступает на вход дополнительной мпогоотводной линии задержки 10. С ее

5 (n- -2) отводо13, время задержки между которыми составляет T/(n+2), многократно пов1орсннь1й сигнал рассогласования через дополнительный сумматор 11 поступает на сигнальный вход дополнительного вентиля 12, с

1О выхода которого напряжение помехи поступает на второй вход блока вычитания 2. Таким образом, на выходе блока вычитания 2 получается сигнал x(t), который отличается от сигнала y(t) тем, что помеха в последнем

15 скомпенсировапа. 1 аким образом предлагаемое изобретение позволяет повысить точность компенсации помех и тсм самым повысить точность передачи

С11 Г I I cl JI 3.

Формула изобретения

Приемник аналоговых сигналов, содержащий на выходе блок вычитания, одним из входов соединенный с выходом многоотводной линии задержки, вход которой является входом приемника, а также последовательно соединенные блок деления, входы которого через первый и второй сумматоры подключены

ЗО к соответствующим выходам двух групп весовых умножителей, и блок коррекции, о т л ич а и шийся тем, что, с целью повышения точности компенсации помех, между каждым из отводов многоотводной линии задержки и

З5 входом соответствующего весового умножителя включены вентили, управляемые блоком синхронизации, выход второго сумматора через дополнительную многоотводную линию задержки с дополнительным сумматором на вы40 ходе подключен к управляющему входу дополнительного вентиля, включенного между выходом блока коррекции и вторым входом блока вычитания, при этом блок коррекции выполнен в виде счетчика и дешифратора, вы45 ходы которого соединены с входами установки исходного состояния счетчика, а выход блока синхронизации дополнительно соединен со счетным входом блока коррекции.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР №477549, кл, H 04В 1/10, 1973.

2. Авторское свидетельство СССР № 433526, 55 кл. G 08С 19/16, 1972.

572936

Подписное

Заказ 2213/2 Изд. Мз 764 Тира>к 818

11ПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, )К-35, Раушскан наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель И. Тюрина

Редактор Н. Каменская Техред И. Михайлова Корректор Н. Аук