Устройство для предварительной обработки информации

Устройство для предварительной обработки информации

Иллюстрации

Показать все

Реферат

 

О Л И С А Н И Е 1п1 574720

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свил-ву (22) Заявлено 12.03.76 (21) 2334082/18-24 с присоединением заявки ¹ (23) Приоритет

Опубликовано 30.09.77. Бюллетень ¹ 36

Дата опубликования описания 18.10.77 (51) М. Кл.2 G 06F 15/00

Государственный комитет

Совета Министров СССР по лелем изобретений н открытий (53) УДК 681.3.01(088.8) (72) Авторы изобретения

А. П. Бодин, P С. Толмачев, Л. В. Лемуткин, Л. Н. Рашевич, Ю. П. Кучеров, Л. С. Хлынов и Ю. Ф. Ясычемзсо

1 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРЕДВАРИТЕЛЬНОЙ ОБРАБОТКИ

ИНФОРМАЦИИ

Изобретение относится к вычислительной технике и может найти применение при проектировании устройств накопления и обработки информации.

Известно устройство предварительной обра-. ботки информации, содержащее арифметический блок, запоминающий блок и блок управления (1).

Однако такое устройство имеет низкое быстродействие.

Известно также наиболее близкое к изобретению по сущности технического решения устройство (2), содержащее арифметический блок, первым входом соединенный с информационным входом устройства, блок управления, первый и второй выходы которого соединены соответственно с первым входом запоминающего блока и вторым входом арифметического блока, третий вход и выход которого подключены соответственно к первому выходу и второму входу запоминающего блока.

Недостатками этого устройства являются низкое быстродействие и большой объем памяти, необходимый для решения класса задач типа пороговой задачи, задач определения максимальных значений, задачи обнаружения.

Цель изобретения — повышение быстродействия устройства.

Это достигается тем, что в устройство введены три блока сравнения, блок констант и сверхоперативный запоминающий блок. Первый выход блока управления соединен с первыми входами первого и второго блоков сравнения, сверхоперативного запоминающего блока и входом блока констант, первый и второй выходы которого соответственно подключены к четвертому входу арифметического блока и второму входу первого блока сравнения, третий вход которого связан с выходом арифметического блока и вторым входом второго блока сравнения. Два входа третьего блока сравнения соединены соответственно с выходамп первого и второго блоков сравне15 ния, второй и третий входы сверхоперативного запоминающего блока — соответственно с выходами второго и третьего блоков сравнения. Первый, второй и третий выходы сверхоперативного запоминающего блока соответ20 ственно подключены к третьему входу запоминающего блока, второй выход которого подсоединен к информационному выходу устройству, первому входу блока управления и к третьему входу второго блока сравнения. Вто25 рой вход и третий выход блока управления подключены соответственно к управляющему входу и выходу устройства.

На чертеже представлена структурная схема устройства для предварительной обработ30 ки информации.

574720

Р= а„

Она содержи"ариф.метический б.лок 1, .запоминающий блок 2, блок 3 управления, блок

4 констант, первый 5, второй б и третий 7 блоки сравнения, сверхоперативный запоминающий блок 8, информационный вход 9 устройства, его информационный выход 10, управляющий вход 11 и выход 12.

Устройство работает следующим образом.

При решении всех задач входная информация поступает на вход 9. Одновременно на вход 11 проходят управляющие и синхронизирующис сигналы. Блок 3 декодирует управляющие сигналы, определяет тип решаемой задачи и синхронизирует работу всех остальных блоков устройства. Вся входная информация, поступающая на вход 9, запоминается в блоке 2.

Решение пороговой задачи осуществляется в блоке 1 по мере прихода информации по входу 9. При этом блок 1 проводит вычисления по формуле

L где Р— значение порога; т — пороговый множитель, хранящийся в блоке 4; а; — двоичный код амплитуды входной информации в с-й момент времени; . — число объектов, информация с которых подлежит обработке.

Вычисленное значение порога по команде с блока 3 засылается для хранения в блок 2.

При решении задачи обнаружения по критерию «К из М» устройство работает М циклов, определяемых управляющими сигналами блока 3. В каждом цикле по входу 9 устройства в блок 1 подается информация от L объектов, упорядоченных в плоскости х, у в виде и-разрядных параллельных кодов а ь где

1

Следуя дальнейшей команде, которая подается из блока 3, в блоке 1 выполняется операция вычитания из входной информации порогового значения P. Результат работы блока

1 в виде одноразрядного двоичного кода поступает на вход блока 8 через блок б и записывается по адресу х, у, j логической «1», если a;„)P и логическим «О» в остальных случаях. После завершения М циклов устройство вычисляет мажоритарную функцию f «К из М» по формуле

М

1 при ),6, > К

s—= J=l

О в остальных случаях, где b;.— значение информации в блоке 8 по адресу х, у, j.

По команде из блока 3 результаты решения задачи обнаружения по критерию «К из М», хранящиеся по адресу х, у, М в блоке 8, могут быть переписаны в блок 2 и обратно.

Эти операции позволяют устройству изменять критерий «К из М».

В блоке 8 хранятся результаты решения пороговой задачи и задачи обнаружения по критерию «К из М», причем каждому дискрету блока 8 приписана определенная ячейка блока 2, где хранятся соответствующие амплитуды а;;.

Прп определении максимального значения амплитуды а;ь амплитуды полученные во время накопления в процессе решения пороговой задачи, из блока 2 поступают в блок 1.

В блоке 1 вычисляется разность двух соседних амплитуд по формуле

Ла =а,— а <.

Полученные разности по команде блока 3

20 поступают на блок 5, куда также подаются информация с блока 4 и управляющие сигналы с блока 3.

Блок 5 сравнивает разность Ла с константой, поступающей с блока 4, сглаживая тем

25 самым небольшие отклонения амплитуды а,, Результаты сравнения и информация с блока б, которая в этом режиме фиксирует момент изменения знака разности блока 1 при условии b;. l 0, поступающего из блока 8, 30 проходят на блок 7. Этот блок замеряет количество равных амплитуд — амплитуд, для которых справедливо равенство (а,— а; <) <

< Ла.

B момент поступления сигнала из блока б

35 блок 7 вычисляет координаты х, у максимальной амплитуды и по команде из блока 3 по адресу Х, У, М в блок 8 записывается с выхода блока 7 логическая «1», означающая наличие максимальной амплитуды по данному

40 адресу.

Данные о завершении выполнения задачи определения максимума функции поступают из блока 8 в блок 3, который по выходу 12 передает их на дисплей. В случаях подклю-@ ченпя устройства к ЭВМ выходная информация выдается из блока 8 через блок 2 по выходу 10.

Таким образом, устройство позволяет повысить скорость решения задач обработки последовательностей случайных сигналов.

Формула изобретения

Устройство для предварительной обработки инормации, содержащее арифметический

55 блок, первый вход которого соединен с информационным входом устройства, блок управления, первый и второй выходы которого соединены соответственно с первым входом запоминающего блока и вторым входом ариф60 метического блока, третий вход и выход которого подключены соответственно к первому выходу и второму входу запоминающего блока, отличающееся тем, что, с целью повышения быстродействия устройства, в него

65 введены три блока сравнения, блок констант

574720

Составитель В. Вертлиб

Редактор И. Грузова Техред Л. Гладкова Коррсктор Е. Хмелева

Подписное

Заказ 2214/11 Изд. № 765 Тираж 818

НПО Государственного комитета Совета Министров СССР по делам изобретений н открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

5 и сверхоперативный запомни ающlш блок, причем первый выход блока управления соединен с первыми входами первого и второго блоков сравнения, сверхоперативного запоминающего блока и входом блока констант, первый и второй выходы которого соответственно соединены с четвертым входом арифметического блока и вторым входом первого блока сравнения, третий вход которого подключен к выходу арифметического блока и второму входу второго блока сравнения, два входа третьего блока сравнения соединены соответственно с выходами первого и второго блоков сравнения, второй и третий входы сверхоперативного запоминающего блока соединены соответственно с выходами второго и третьего

6 блоков сравнения, первый, второй и третий выходы сверхоперативного запоминающего о..:ока соответственно подключены к третьему входу запоминающего блока, второй выход

5 которого подключен к информационному выходу устройства, первому входу блока управ,åíèH и к третьему входу второго блока сравнения, второй вход и третий выход блока управления подключены соответственно к управ10 ляющсму входу и выходу устройства.

Источники информации, принятые во внимание при экспертизе

1. Патент CILIA № 3422432, кл. 343 — 17.1, 1969.

15 2. Авторское свидетельство СССР ¹ 268753, М. кл. Q 06F 15/34, 1968.