Дешифратор параллель-последовательного кода длины с основанием к

Дешифратор параллель-последовательного кода длины с основанием к

Иллюстрации

Показать все

Реферат

 

О и И С-А Н И Е

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свнд-ву(Ы) Зайвлено1 1272 (21) 1857604/18-24

4 с пттисоединениевв заявки №вЂ” (23) т".риоритет— (43) Опубликовано 0511.77. Бюллетень № 41 (45) Дата оп) бликования описания 29.1177 (5!) лв. Кл.

G 06 F /00

Гщррвтввввн1 ввитвт

Фвввтв Мввввтрав 3ИР ав дввва вввврвтвввв в втврытв» (@) УД

681.325. (088.8) (72) Автор изобретения

Ф. 3. Келлер (7в) Заявитель (54 ) ДешиФРАтОР пАРАллельнО-НОслеДОВАтельнОГО

КОДА ДЛИНЫ л С OCHOBAHHEN К

Изобретение относится к вычислительной технике.

Известен дешифратор параллельнопоследовательного кода длины и с осно ванием К, содержащий S входных каналов, каждый из которых содержит К входных шин, регистр сдвига из К ячеек, каждая из которых содержит последовательно соединенные элемент И и элемент памяти (11 . 0

Однако этот дешифратор является сложным и имеет низкую надежность.

Цель изобретения — упрощение устройства и повышение его надежности.

Это достигается благодаря повыше- )5 нию регулярности структуры. Регулярность структуры и совмещения функций разнотипных узлов отвечают требованиям технологии изготовления больших интегральных схем. 20

Для этого каждая входная шина (j > 0,1...., К-1) i -го канала i (i= 1,2 ......, S ) подключена к входам элементов И тех ячеек М (Й=

*0,1 ..., -1) у которых в К-ичном и представлении числа имеется символ

ibi-ом разряде, выход элемента памяти каждой ячейки N подключен к (S+1) входам элементов И ячеек с номерами 80

К й(1ло4л ), S К+1(r n К ), КЪ+К вЂ” ((mod К ).

Дешифратор параллельно-последовательного кода длины и с основанием

К, передаваемого по S параллельным каналам, выполняется на основе регист

П О ра сдвига из К ячеек, каждая из которых содержит последовательно соединенные S +1- входовой элемент И и элемент памяти. Каждый из Ь входных кана лов содержит по К вхадных шин, каждая у -аи входная шина (1 = 0,1

К-1) = 1,2 ....... S канала подключена к 1 -ым входам элементов И тех ячеек ЯтВ (т(=0,1 ......, К" -1) у которых в К-ичном представлении числа т(имеется символ ) в i -ом разряде.

Выход элемента памяти каждой ячейки

Я„ подключен к (S +1) -ым входам элементов И ячеек с номерами

K Н(ишз К"), К i%+((modK ), .....

K и+К -1 (mode ).

Ячейки дешифратора Располагаются в

К горизонтальных рядов и К" " вертикальных столбцов в порядке возрастания номеров N так,,что в первом столбце располагаются ячейки с номерами

579609

Й=О, 1 ......, К -1,во втором столбце с номерами К, К +1. ..,..., 2 К -) и т.д.

Схема дешифратора параллельно-последовательного кода при и=4, К = 2, S =2 изображена на чертеже.

Дешифратор содержит К = 2 = 16 ячеll 4 ек 1 регистра сдвига. Каждая ячейка сос"оит из последовательно соединенных трехвходового элемента И 2 и элемента 3 памяти. Каждый из $ =2 входных каналов содержит по К = 2 входных шин 4, 5 и б, 7. Шины б и 7 — это соответственно нулевая и единичная шины первого канала, шины 4 и 5 — зто соответственно нулевая и единичная шины второго канала.

Каждая $ --ая (1 = 0>1) входная шина

i -ro (1= 1,2) канала подключена к 1. -ым входам элементов И тех ячеек, у которых в двоичном представлении числа И 20 имеется символ в 1 -ом разряде. По— этому нулевая { p =О) шина б первого канала соединена с первыми входами элементов И ячеек 1о,1, 14, 4>1в, 19 112,1л, единичная (j =1) шина 7 первого канала соединена с первыми входами элементов И Ячеек 1, 1, 1>, > 1ь 1 0,1и, м нулевая (= О) шина 4 второго канала соединена со вторыми входами ячеек

1>1,1 >1„14,1ю,1 >1, > единичная 30

{ = 1) шйна 5 второго канала соединена со вторыми входами ячеек 1,1, 1з, 11, 1ч,1и,(,ä, 1е.

Выход элемента памяти каждой ячейки

Я подключен к третьим входам элемен-36

М тов И ячеек с номерами

K Н(пх1 ц ) = ФИ(ххах 16)

11 И+1{пик(К") х 41>(+ 1(икх116), S A

К N+2(mad К ) 4М+2{mod 16), К И+К-1йиос К ) 48+3(moat 1Ц.

Поэтому выходы элементов памяти ячеек 1„,14,16, 1, соединены с третьими входами элементов И ячеек 1О,1,,1, 1, выходы элементов памяти ячеек 1,, соединены с третьими входами элементов И ячеек 14,1» t<, 1 ; ® выходы элементов памяти ячеек {z,1

1,О,14 соеДинены С третьими входами элементов И ячеек 1 > 1 > 1 о > 1„, > и, наконец, выходы элементов памяти ячеек 1,1, 4и, 1 э соединены с третьими входами элементов И ячеек

4» 11%

Шины сдвига и установки в начальное состояние на чертеже не показаны.

Устройство работает следующим обра- 6О зом.

Перед началом работы все элементы памяти ячеек устанавливаются в состояние 1>1 . 65"

При приеме символа 0 по первому каналу на нулевую шину 6 подается сигнал 1, а при приеме символа 1 по первому каналу на единичную шину 7 сигнал 1 . Точно также, при приеме символа 0 по второму каналу на нулевую шину 4 подается сигнал 1, а при приеме символа 1 по второму каналу на единичную шину 5 — сигнал

>>1>>

Рассмотрим процесс дешифрирования коМбинации 0110 (й =6), передаваемой по двум параллельным каналам (и) ).

Так как на первом такте символ 0 принимается в первом канале и символ 1 во втором канале, то на нулевую шину 1 и единичную шину 5 подаются сигналы 1, а на единичную шину 7 и нулевую шину 4 — сигналы О . В результате, после подачи первого сдвигающего импульса (после первого сдвига в регистре) состояние 1 переместится из ячеек 1„,1,,...1,5 только в ячейки

1,, 1з, 19, 1,д, так как элементы И только этйх ячеек будут иметь сигналы 1 на всех трех входах.

На втором такте символ 1 принимается в первом канале и символ О во втором канале, поэтому сигналы 1 подаются на единичную шину 7 и нулевую шину 4, а сигналы О на единичную шину 5 и нулевую шину б.

После второго сдвига в регистре состояние 1 переместится из ячеек

11,1» 19,1,з в единственную ячейкУ 4 . так как элемент И только этой ячейки будет иметь сигналы 1 на всех трех входах. Таким образом, ячейка 16 зафиксирует результат дешифрирования комбинации 0110 (Й = 6) .

Если произойдет отказ ячейки й„ типа 1>0> та дешифратор не сможет дешифрировать только одну комбинацию с номером М . Допустим произошел отказ ячейки 1з . Это никак не повлияет на результат дешифрирования всех комбинаций, кроме 1 001 (8 = 9) . Так, например, при приеме той же комбинации

0110 (1>(=6) после приема первой пары сиМволов и первого сдвига в состоянии 1 окажутся ячейки l<,1, 1,> а после приема второй пары символов и второго сдвига в состоянии 1 окажется только ячейка 1З, которая и зафиксирует результат дешифрирования..

Формула изобретения

Дешифратор параллельно-последовательного кода длины n c основанием К, содержащий Ь входных каналов, каждый из которых содержит К входных шин, регистр сдвига из К ячеек, каждая из которых содержит последовательно соединенные элемент И и элемент памяти, отличающийся тем, что, с

579609

Составитель Ф. Келлер

Редактор И. Марховская Техред С.Беца Корректор М.Демчик

Заказ 439б/45 Тираж 818 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4 целью упрощения устройства и повышения надежности его работы, каждая входная шина j (j 0,1 .....,К-1) i -го канала ((=1,2 ......, 5 ) подключена к -ым входам элементов И тех ячеек, и (((=0,1 К -1), у

fl 5

:которых в к-ичном представлении числа

8 имеется символ g в 1. -ом разряде, выход элемента памяти каждой ячейки (О

М подключен к (3 +1l -ым входам элементов И ячеек с номерками

< (4 (кк К ), К )4+ ((азск Х ), Ъ Ъ

К Й+ К - f (ox К ) .

Источники инФормации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

9 235б02, 6 06 Р 5/00, 19б2,