Устройство цикловой синхронизации цифровых сигналов

Устройство цикловой синхронизации цифровых сигналов

Иллюстрации

Показать все

Реферат

 

и 11 580653

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

СОюз Собетекик

Социалистическик

Реслублик (61) Дополнительное к авт. свид-ву (22) Заявлено 24.05.76 (21) 2364807/09 с присоединением заявки № (23) Приоритет (43) Опубликовано 15.11,77. Бюллетень № 42 (45) Дата опубликования описания 01.11.77 (51) М Кл 2 Н 04L 7/08

Государственный комитет

Совета Министров СССР (53) УДК 621,394.662 (088.8) ло делам изобретений и открытий (72) Авторы изобретения Б. Н. Тихонов, А. П. Захаренков, Л. Д. Колыхалов и Л. Н. Оганян (71) Заявитель (54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ

ЦИФРОВЫХ СИГНАЛОВ

Изобретение относится к электросвязи и может использоваться на узлах связи интегральных систем с одним задающим генератором.

Одним из известных является устройство, обеспечивающее процесс поиска состояния синхронизма в цифровых системах передачи за счет задержки сигнала сравнения с генераторного оборудования (1).

Известно устройство цикловой синхронизации цифровых сигналов, содержащее последовательно соединенные опознаватель синхрокомбинации, анализатор синхрокомбинации, накопитель и элемент И, на второй вход которого и на соответствующий вход анализатора синхрокомбинации поданы тактовые импульсы (2).

Однако постоянно изменяющаяся в процессе эксплуатации временная задержка входных сигналов приводит к сдвигу синхрокомбинаций цифровых сигналов относительно сигнала сравнения, сфазированного задающим генератором, а следовательно, к сбою циклового синхронизма. Восстановление синхронизма в одном цифровом сигнале неизбежно ведет к сбою его в другом сигнале.

С целью обеспечения синхронизации цифровых сигналов информации оконченных станций с иземеняющейся во времени задержкой в предлагаемое устройство цикловой синхронизации цифровых сигналов введены последовательно соединенные триггер, дополнительный элемент И, счетчик, дешифратор и блок задержки, при этом к входам триггера под5 ключены соответственно второй выход анализатора синхрокомбинации и выход элемента

И, а выход блока задержки соединен с входом опознавателя синхрокомбинации, причем информационный вход дешифратора является

10 входом устройства.

На чертеже приведена структурная электрическая схема предложенного устройства.

Устройство цикловой синхронизации циф15 ровых сигналов содержит последовательно соединенные опознаватель 1 cHHxpoKQMGHHBции, анализатор 2 синхрокомбинации, накопитель 3 и элемент И 4, на второй вход которого и на соответствующий вход анализатора 2

20 поданы тактовые импульсы, последовательно соединенные триггер 5, дополнительный элемент И 6, с етчик 7, дешифратор 8 и блок 9 задержки, при этом к входам триггера 5 подключены соответственно второй выход анали25 затора 2 и выход элемента И 4, а выход блока 9 задержки соединен с входом опознавателя 1 и является выходом устройства, причем информационный вход дешифратора 8 является входом устройства. Дешифратор 8 состоит

30 из элементов И 10.

580653

Изд. ¹ 896

Подписное

Тираж 8)8

Заказ 2463/9

Типография, пр. Сапунова, 2

Устройство работает следующим образом, В режиме синхронизма цифровой сигнал с входа устройства через дешифратор 8 и блок

9 задержки поступает на опознаватель 1, который по числу символов и характеру их следования определяет наличие (импульс на выходе) или отсутствие (пробел на выходе) синхронизма. На первом выходе опознавателя 1 сигнал отсутствует, а на втором выходе формируется сигнал, который соответствует моменту появления синхросигнала и удерживает триггер 5 в закрытом состоянии.

Импульсы на счетчик 7 не поступают.

При отсутствии синхросигнала в подряд следующих циклах элемент И 4 открывается, изменяя состояние триггера 5, который, в свою очередь, открывает элемент И 6. Импульсы, поступающие or генераторного оборудования с тактовой частотой на второй вход элемента

И 6, контролируются счетчиком 7, причем каждому входному импульсу соответствует импульс, появляющийся поочередно на первом, втором и т. д. выходах счетчика 7, соединенных с соответствующими входами (элементами И 10) дешифратора 8, подготавливая элементы И 10 для открывания очередным импульсам входного сигнала.

Ложный синхроснгнал, обнаруженный опознавателем 1, не вызывает прекращения процесса поиска, так как с его второго выхода не поступает запрещающий сигнал. Последний появляется при обнаружении правильной синхрокомбинации, изменяя состояние триггера 5 и закрывая элемент И 6.

Предло кенное устройство может использоваться в системах передачи, сопрягаемых с пространственно-временными коммутаторами узлов связи, и тем самым обеспечивать цикловую синхронизацию цифровых сигналов при одновременном выравнивании последних с

5 точностью до цикла в процессе эксплуатации.

Формула изобретения

Устройство цнкловой синхронизации циф10 ровых сигналов, содержащее последовательно соединенные опозназатель синхрокомбинации, анализатор синхрокомбннации, накопитель и элемент И, на второй вход которого и на соответствующий вход анализатора синхроком15 бинации поданы тактовые импульсы, о т л ич а ю щ е е с я тем, что, с целью обеспечения синхронизации цифровых сигналов информации оконечных станций с изменяющейся во времени задержкой, введены последователь20 о соединенные триггер, дополнительный элемент И, счетчик, дешифратор и блок задержки, при этом к входам триггера подключены соответственно второй выход анализатора синхрокомбинации H выход элемента И, а выход

25 блока задержки соединен с входом опознавателя синхрокомбннации, причем информационный вход дешифратора является входом устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 400045, кл. Н 041 7/08, 1973.

2. Левин Л. С. и Плоткин М. А. Основы

35 посгроения цифровых систем передачи, М., «Связь», 1975, с. 117,