Способ определения частного от деления двух синфазных синусоидальных сигналов

Способ определения частного от деления двух синфазных синусоидальных сигналов

Иллюстрации

Показать все

Реферат

 

ОП НИ> Е

ИЗОБРЕТЕНИЯ

1111 582515

Ooes боветскик

Саакалистическик

Рессуалик

К АВТОРСКОМУ СВИДЕТЕЛЪСТВУ (61) Дополнительное к авт. спид-гу (22) Заявлено 30.07,75 (21) 2162515/18-24 с присоединением заявки Х (23) Приоритет (43) Опубликовано 30.11.77. Бюллетень М 44 (45) Дата опубликования описания 05.12.77 (51) М. Кл е С 06G 7/16

Государственнык комитет

Совета Министров СССР ло делам изооретеиий и открытий (53) УДК 681.335(088.8) (72) Автор изобретения

И. E. Егоров (71) Заявитель (54) СПОСОБ ОПРЕДЕЛЕНИЯ ЧАСТНОГО ОТ ДЕЛЕНИЯ ДВУХ

СИНФАЗНЫХ СИНУСОИДАЛЬНЪ|Х СИГНАЛОВ

+ А sin

Изобретение 0Tllocll Tell;I Ilaлоговым выч ислите;II>lll>IM устройствам.

Известен фазовый способ деления, основанный на измерении фазового сдвига суммы двух синусоидальных сигналов (делимого и дслителя), c7IIIIIlyTI>lv Относите l»»o друг дру. а на 90 (1, 2).

1 I C >I O C T s T Ir 0 >v5 I I."> B C C T II 0 I 0 с и 0 со б а 51 в 7 51 0 TC 5I арктангснспая выходная характеристика, что нривсднт к усложнению вычислительных устройств, использующих фазовый способ.

11аиболее близок по технической сущности к изобретению способ определения частного

0Т деления двух синфазных синусоидальных сигналов, основанный на суммировании одноr0 из входных сигналов со сдвинутым по фазе другим входным сигналом (3).

Недостатком такого способа является сло кность практической реализации.

Цель изобретения — упрощение реализации способа.

Это достигается тем, что фазовый сдвиг сигнала делимого устанавливают равным половине фазового сдвига линейной суммы сигналов делимого и делителя и определяют фа""-овый сдвиг суммарного сигнала по отношению к входным синфазным сигналам.

Сущность изобретения заключается в том, что операция деления заменяется операцией фазового сдвига сш нала — делимого и суммированием с сигналом — делителем, результат деления получают, измеряя фазовый сдвиг суммарного сигнала относительно входных сигналов.

Правомерность таких операций для получения частного от деления, поясняегся следующим.

Пусть даны два сигнала: делимое

UI=Asincot и делитель Uq — — Bsincot.

Делимое, с помощью фазосдвигающей цепи, сдвигают по фазе на определенную и постоянную величину ср и получают напряжение

Ут = А sin (t + y) = А cos y sin в5/+

После суммирования этого сигнала с дели20 телем Uq получают выходнои сигнал

U,„,. = В sin t + А cos q sin

Фазовый сдвиг ф выходного сигнала равен

А SIII = arctg

В+Асов

Так как фазовый сдвиг ср постоянный, то

30 входную величину уменьшим íà sinlp, положив

582515

Формула изобретения

y = arctg

В1

1 — — tg 0,5ф„, 1

25

Составитель И. Егоров

Текред Н. Рыбкина

Корректор Н. Федорова

Редактор И. Грузова

Заказ 2820 7 Изд. М 985 Тираж 818 Подписное

1-1ПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, iK-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

B=B1si1Iq. Преобразуем выражение для фазового сдвига к виду

А = arctg

В

1 -1- — ctg p

В

Анализ этой зависимости показал, что для определенного ограниченного интервала изменения ф, от 0 до фт, сдвиг тр пропорцио- 10

А нален отношению — с минимальными метоВ дическими погрешностями, если фазовый сдвиг выбрать равным — +0,5ф. При выполнении

2 15 этого условия вычислитель точно решит зависимость которая с определенной методической погрешностью аппроксимируется функцией ф = y — cosec ф, в, т. е., с приближением, фазовый сдвиг пропорционален отношению входных синусоидальных сигналов. Например, при известной погрешно- 30 сти измерения фазового сдвига +-0,1 и выборе тр=30 относительная погрешность вычислителя не превышает 1 /о. Такую же точность обеспечивают вычислители с использованием логарифмических функциональных элементов.

Возмо>кность реализации способа поясним на примере устройства для деления двух синусоидальных сигналов в первом квадранте, получаемых от одного опорного сигнала.

Устройство содержит фазосдвигающую ячейку и суммирующий элемент, причем вход сигнала делимого подключен на вход фазосдвигающей ячейки, выход фазосдвигающей ячейки — на первый вход сумматора, вход сигнала делителя подсоединен на второй вход сумматора, выход суммагора — к измерителю фазы сигнала.

Способ определения частного от деления двух синфазных синусоидальных сигналов, основанный на суммировании одного из входных сигналов со сдвинутым по фазе другим входным сигналом, отличающийся тем, что, с целью упрощения, фазовый сдвиг сигнала делимого устанавливают равным половине фазового сдвига линейной суммы сигналов делимого и делителя и определяют фазовый сдвиг суммарного сигнала по отношению к входным синфазным сигналам.

Источники информации, принятые во внимание при экспертизе

1. Вычислительная техника. Справочник т. f.

Аналоговые вычислительные устройства. Под ред. Г. Д. Хаски и Г. A. Корна. М.— Л., 1964.

2. Куликовский Л. Ф. и др. Трансформаторные функциональные преобразователи с профилированными вторичными контурами. М., Изд. «Энергия», 1971.

3. Маслов А. А. Обзор и классификация множительных устройств. Автоматика и телемеханика. т. XXI, Хв 10, 1960,