Устройство фазовой подстройки частоты

Устройство фазовой подстройки частоты

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ рц 582574

Сабе цоветских

Социалистических

Реслублик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 24.06.76 (21) 2375363/18-09 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.11.77. Бюллетень № 44 (45) Дата опубликования описания 22.12.77 (51) М. Кл. Н 04L 7/02

Государственный комитет

Совета Министров СССР (53) УДК 621.394.662.2 (088.8) ло делам иэооретений и открытий (72) Авторы изобретения

М. И. Романовский, А. А. Стрыгин, Л. Ю. Могилевский, Г. Ф. Добролюбова и A. Г. Оглоблин (71) Заявитель (54) УСТРОЙСТВО ФАЗОВОЙ ПОДСТРОЙКИ ЧАСТОТЫ

Изобретение относится к технике связи и может использоваться в системе передачи дискретных сообщений.

Известно устройство фазовой подстройки частоты, содержащее фазовый дискриминатор, выход которого подключен через усредняющий блок к первому входу первого управляемого делителя частоты, первый выход последнего подключен к входу фазового дискриминатора, а к второму входу первого управляемого делителя частоты подана первая опорная частота (1).

Однако точность подстройки частоты устройства является недостаточной.

Цель изобретения — повышение точности фазовой подстройки частоты.

Для достижения поставленной цели в устройство фазовой подстройки частоты, содержащее фазовый дискриминатор, выход которого подключен через усредняющий блок к первому входу первого управляемого делителя частоты, первый выход последнего подключен к входу фазового дискриминатора, а к второму входу первого управляемого делителя частоты подана первая опорная частота, введены второй управляемый делитель частоты, выход которого подключен к блоку управления, выход последнего подключен к делителю частоты с постоянным коэффициентом деления, при этом на первый вход второго управляемого делителя частоты подан сигнал первой опорной частоты, а сигнал второй опорной частоты подан на второй вход блока управления, к третьему входу которого подключен второй выход первого управляемого делителя частоты, причем выход делителя частоты с постоянным коэффициентом деления подключен соответственно к второму входу второго управляемого делителя частоты и третьему входу первого уп10 равляемого делителя.

На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 — временная диаграмма, поясняющая его работу.

15 Устройство фазовой подстройки частоты содержит фазовый дискриминатор 1, выход которого подключен через усредняющий блок 2 к первому входу первого управляемого делителя 3 частоты, первый выход последнего под20 ключен к входу фазового дискриминатора 1, а к второму входу первого управляемого делителя 3 частоты подана первая опорная частота, второй управляемый делитель 4 частоты, выход которого подключен к блоку 5 управления, 25 выход последнего подключен к делителю 6 частоты с постояш;ым коэффициентом деления, при этом на первый вход второго управляемого делителя 4 частоты подан сигнал первой опорной частоты, а сигнал второй опор30 ной частоты подан на второй вход блока 5

582574

15 управления, к третьему входу которого подключен второй выход первого управляемого делителя 3 частоты, причем выход делителя 6 частоты с постоянным коэффициентом деления подключен соответственно к второму входу второго управляемого делителя 4 частоты и третьему входу первого управляемого делителя 3 частоты.

Устройство фазовой подстройки частоты работает следующим образом.

Фазовый дискриминатор 1, усредняющий блок 2 и первый управляемый делитель 3 частоты образуют контур дискретной фазовой ав. топодстройки. Второй управляемый делитель

4 частоты, блок 5 управления и делитель 6 частоты составляют астатическое звено регулирования. В блоке 5 управления сравнивается фаза импульсов на выходе первого управляемого делителя 3 (фиг. 2 а) с фазой импульсов второго управляемого делителя 4 (фиг. 2б) и формируется импульс (фиг. 2 в), длительность которого соответствует временному расстоянию между импульсами первого и второго управляемых деталей 3 и 4. На выходе блока 5 управления формируются пачки импульсов (фиг. 2 г) с помощью второй опорной частоты и импульсов рассогласования (фиг, 2 в) первого и второго управляемых делителей 3 и 4.

Пачки импульсов поступают на вход делителя 6 частоты, с выхода которого импульсы подстройки (фиг. 2 д) поступают на первый и второй управляемые детали 3 и 4. При этом знак подстройки определяется в блоке 5 управления по опережению или отставанию положения импульсов первого управляемого делителя 3 (фиг. 2 а) от положения импульсов второго управляемого делителя 4. Память по частоте реализует второй управляемый делитель 4 частоты и блок 5 управления, на выходе которого в установившемся режиме длина пачки импульсов не изменяется и соответствует частотной расстройке.

Значение второй опорной частоты и коэффициент деления делителя 6 определяют шаг коррекции частоты и максимально допустимую расстройку частоты входного сигнала относительно номинального значения.

При всех изменениях фазы входного сигна20

Зо

45 ла происходит подстройка фазы импульсов первого управляемого делителя 3 частоты. При этом будет изменяться длительность пачки импульсов на выходе блока 5 управления.

Если период повторения импульсов второй опорной частоты выбран большим, чем шаг подстройки первого и второго управляемых делителей 3 и 4 частоты, то блок 5 управления реагирует после того, как в первом управляемом делителе 3 будет сделано несколько подстраек. При этом блок 5 управления выполняет функции усредняющего блока 2 и реагирует на установившееся рассогласование по фазе между первым 3 и вторым 4 управляемымиделителями.

Такое устройство обеспечивает повышение точности фазовой подстройки.

Формула изобретения

Устройство фазовой подстройки частоты, содержащее фазовый дискриминатор, выход которого подключен через усредняющий блок к первому входу первого управляемого делителя частоты, первый выход последнего подключен к входу фазового дискриминатора, а к второму входу первого управляемого делителя частоты подана первая опорная частота, о т л и ч а ющ е е с я тем, что, с целью повышения точности фазовой подстройки частоты, в него введены второй управляемый делитель частоты, выход которого подключен к блоку управления, выход последнего подключен к делителю частоты с постоянным коэффициентом деления, при этом на первый вход второго управляемого делителя частоты подан сигнал первой опорной. частоты, а сигнал второй опорной частоты подан на второй вход блока управления, к третьему входу которого подключен второй выход первого управляемого делителя частоты, причем выход делителя частоты с постоянным коэффициентом деления подключен соответственно к второму входу второго управляемого делителя частоты и третьему входу первого управляемого делителя частоты.

Источники информации, принятые во внимание при экспертизе

1. Мартынов Е. М. Синхронизация в системах передачи дискретных сообщений, М.

«Связь», 1972, с. 81 — 90.

682574

lepra

Юлораю

Подписное

Заказ 2549/9 Изд. № 932 Тираж 8!8

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель О. Тихонов

Редактор Н. Суханова Техред Е. Агафонова Корректор Т. Добровольская