Устройство для умножения
Патент 583433
Авторы
Классы МПК
Устройство для умножения
Иллюстрации
Реферат
Союз Советских
Социвлистнцеских
Распубпик
ОП ЙСАЙИЕ
ИЗОБРЕТЕН ИЯ (11 583 433 f (51) M. Кл, 6 06 Г 7/ЗО (61} Дополнительное к авт. свид-ву (22) Заявлено 24.05.76 (21) 2362882/
/18-24 с присоединением заявки №
Гаауавратаенный намнтет
Сааатв Министраа СССР аа делам нэаеретений и атнРытнй (23) Приоритет (43) Опубликовано 06,$2,7 j Бюллетень:!44. (45) Дата опубликования оппсаппя 20, t 2, 7 j (53) УДК 681. 327 (088,8) P. А. Шек-Иовсепянц, Ю, И, Фомки « t. И. Ерсеев (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ
Изобретение относится к области вычислительной .техники, в частности к быстро действуюшим ЬВМ.
Известно устройство для умножения, соа держашее регистры множимого, множителя, сумматор и регистр результата Я, Недостатком известного устройства является малое быстродействие.
Наиболее близким по технической сушности к изобретению является устройство для д умножения, содержашее генератор кратных множимьтх, выходы которого подключены к первым группам входов коммутаторов, вторые группы входов которых подключены к соответствуюшим разрядным выходам реги- 15 стра множителя, Выходы коммутаторов, кроме первого, подключены ко вторым соответствуюшим разрядным входам параллельных сумматоров, Во всех параллельных сумматорах выход переноса самого старшего разряда каждого сумматора подключен через элемент задержки к первому входу самого младшего разряда того же параллельного сумматора. К третьим входам всех параллельных сумматоров через элементы за2 держки подключены соответствуюшие в ь1ходы сумм предыдуших параллельных сумматоров 1 21.
Недостатком устройства является малое быстро действ ие.
Цель изобретения - повышение быстродействия, Эта пель — îñòèãàåòñÿ тем, что в предложенном устройстве параллелы ые сумматоры, кроме последнего, выполнены без распространения переноса, а в устройство введены дополнительные элементы задержки по числу выходов переносов, не считая старших разрядов. Последний параллельный сумматор выполнен с одновременным параллель ным переносом, При этом выходы переносов параллельных сумматоров без распространения пеОеноса, кроме выхода перено, са старшего разряда каждого сумматора
I через дополнительно введенные элементы задержки подключены к первым разрядным входам более старших разрядов последуюших параллельных сумматоров. Выходы первого коммутатора подключены ко входам соответствуюших элементов задерж» ки, выходы которых подсоединены к соот583433 ветствуюшим третьим разрядным входам первого параллельного сумматора беэ рас. пространения переноса. Выходы параллель ,ного сумматора с одновременным параллельным переносом подключены й.рез эле. менты задержки к соответствующим выходам устройства.
На чертеже изображена схема устройства.
Устройство содержит генератор кратных множимых 1, регистр множителя 2, коммута- тор 3, параллельный сумматор без распространения переноса,4, параллельный сумма тор с одновременным параллельным переносом 5, элементы задержки 6 и дополнительные элементы задержки 7.
Устройство работае г следующим образом.
Множитель хранится в регистре 2 в виде двоичного Q -разрядного кода и обрабатывается f - разрядными группами ge (Р-" — групп) .
Ч
Мйожимое поступает двоичным последовательно-параллельным t -разрядным кодом группами с и разрядов s каждой параллельно подаваемой группе (ж » — групп) 23
A на вход генератора 1.
С выхода генератора l в аналогичном последовательно-параллельном виде на одноименные входы каждого коммутатора 3 снимается ряд чисел типа К(М где М - 36
Ь множимое, а К -числа натурального ряда
or О до (2-1).Например, для трехраэрядных групп множителя (г 3,2З вЂ” l 7) генерагор 1 формирует числа О, N, 2М, ЗМ, 4М, 5М, 6М, 7М, 43
На другие входы каждого коммутатора поступают по 4 разрядов множителя из реги- стра 2, На выход каждого коммутатора проходит. то1число иэ ряда К М, К< которого 4й, совпадает с кодом группы множителя, поданной на вход данного коммутатора.
Например, для .случая f 3 при коде группы множителя 101 (что равно 5 в десятичной системе счисления) на выходе дан- . ного,коммутатора будет число, равное GM, Таким образом, на выходах всех коммутаторов 3 одновременно в последовательнопараллельном виде формируется ряд частич-, ных произведений множимого на соответствующие группы разрядов множителя, при сложении которых с учетом относительных сдвигов получается искомое полное произведение.
Я
Каждый сумматор 4 суммирует частичное произведение К. ° N поступающее с выхода соответствующего коммутатора кратных множимых и коды с выходов предыдуще. го сумматора, прошедшие через логическую ь; задержку, Первый сумматор иэиза наличия. только одного операнда.превращается фактически в секцию элементов задержки 6.
Полное произведение формируется на выходах последнего сумматора 5, выполненного в виде и -разрядного сумматдра с параллельными йереносами для получения последней суммы эа один такт.
Разряды сумматоров, кроме первого и последнего, состоят из одноразрядных„сумматоров, не связанных между собой по целям переносов. Последние через элементы задержки Ь поступают на входы соответствующих более старших разрядов последую ших сумматоров, где учитываются в следую)цем такте.
В результате такого учета переносов и формирования произведения при одинаковой элементной базе и разрядности операндов и групп (а соответственно и разрядносги коммутатооов крагнйх множимых и секций сумматоров) быстродействие предлагаемого . устройства повышается, в а раз по сравнению с известным устройством - за счет уве-: личения предельно допустимой тактовой частоты (частоты синхронизации работы устройстваа), Формула изобретения
Устройство для умножения, содержащее генератор кратных множимых, выходы которого подключены к первым группам. эхо дов коммутаторов, вторые группы входов которых подключены к соответствующим разрядным выходам регистра множителя, выходы коммутаторов, кроме первого, подключены ко вторым соответствующим раз рядным входам параллельных сумматоров, .во всех параллельных сумматорах выход переноса самого старшего разряда каждо о сумматора подключен через элемент задержки к первому входу самого младшего разряда того же параллельного сумматора, к третьим входам всех параллельных сумматоров через эле менты задержки подключены соответс гвующне выходы сумм предыдущих параллельных сумматоров, о т л и ч ь ю ш е -е с я тем, что, с целью повышения быстродействия, параллельные сумматоры, кроме последнего, выполнены беэ распросгранеиия переиоI .са, введены дополнительные элементы за-.. держки по числу выходов переносов, не очи . тая старших разрядов, последний параллец иый сумматор выполнен с одновременным п лельным переносом; при этом выходы пере носов параллельных сумматоров без распространения переноса, кроме выхода переноса старшего разряда каждого сумматора, подб
Мым переносом подключены через элементы задержки к соответствующим выходам устройства, Источники информации, принятые во внимание при экспертизе:
1. Авторское свидетельство СССР
М 451079;G06 $ 7/39, 18.04.73.
,2. Ричардс Р. К., Арифметические операции на цифровых вычислительных машинах, М. изд-во иностранной литературы, 1957, О стр. 170-1 75.
583433
5 ключены. через дополнительно введенные елементы задержки к первым разрядным входам более старших разрядов последуйших параллельных сумматоров; при етом выходы первого коммутатора подключены ко входам соответствующих элементов задержки, выходы которых подсоединены к соответс гвующим третьим разрядным входам первого параллельного сумматора беэ распространения переноса, выходы параллель
: ного сумматора с одновременным параллель