Устройство для проверки схем сравнения

Устройство для проверки схем сравнения

Иллюстрации

Показать все

Реферат

 

ОП ИКАНИЕ

Союз Советскин

Социалистических

Республик

{11j 583436 (61) Дополнительное к авт. свид-ву(22) Заявлено 11 05.76 (21) 2358904/

/18-24 с присоединением заявки № (51) М. Кл.

5 06 % 1 1/00

Гасударственный комитет

Совета Министров СССР по делам иэооретений и открытий (23) Приоритет (43) Опубликовано 05.12,77. Бюллетень №4

{45) Дата опубликования описания 2 0.12, 17 (53) УД1<681,332 (088,8) (72) Автор изобретения

H. В, Тутолмин (71) Заявитель

{54) УСТРОЙСТВО ДЛЯ ПРОВЕРКИ CXEl 1 СРАВНЕНИЯ

Изобретение относится к области авто», матики и вычислительной техники и может быть использовано при построении устройств для проверки электронных блоков дискретйой автоматики и вычислительной техники.

Известно устройство для проверки схем сравнения (lj. Однако процесс поиска неисправностей с помощью такого устройства сложен и трудоемок. 10

Известно также устройство для проверки схем сравнения, содержащее первый и второй счетчики, первый и второй триггеры, блок формирования сигнала ошибки, первый и второй элементы И, Выходы разрядов счетчиков подключены к соответствующим входам проверяемой схемы сравнения. Выходы переполнения первого и второго счетчиков соединены соответственно с единич ным и нулевым входами первого триггера.

Первые входы первого и второго элементов

И объединены и соединены со входом устройства и со счетным входом второго триггера, единичный выход которого соединен со счетным входом первого триггера.

Нулевые выходы первого и второго триггеров соединены соответственно с первым и вторым входами блоками формирования cHT нала ошибки, выход которого является выходом устройства. Выходы первого и второго элементов И соединены соответственно со входами первого и второго счетчиков. Третий вход блока формирования сигнала ошибки соединен с выходом проверяемой схемы сравненияь2.1 ..

Недостатком этого устройства является ложная выдача сигнала ошибки.

11елью изобретения является повышение надежности контроля. Поставленная цель достигается тем, что в предложенное yc ройство введен третий триггер, счетный вход которого соединен с единичным выходом второго триггера, Единичный и нулевой выходы третьего триггера соединены соответственно со вторыми входами первого и второго элемента И, На чертеже показана функциональная схема предлагаемого устройства.

Проверяемая схема сравнения 1 подключена входами к выходам соответствующих

583436

О

О

О

О разрядов двоичных счетчиков 2 и 3. Нуле»,., вые выходы триггеров 4 и 5 подключены к первому и второму входам блока 6 формирэвания сигнала ошибки,,третий вход которого подключен к выходу-схемы сравнения

"l, Вьйоды элементов И 7, и 8 подключены ко входам счетчиков 2 и 3 соответственно, их первые входы объединены и подключены ко входу 9 устройства и к счетному входу триггера 5, а вторые входы - соотвеп:твен )о ио к единичному и нулевому выходам триггера 10, счетный вход которого подключен к единичному выходу триг"ера 5. Единичный и нулевой входы триггера 4 подключены к выходам переполнения счетчиков 2 и 3 15 соответственно.

Устройство работает следуюшим образом, Перед началом работы оба счетчика и все триггеры устанавливаются в нулевое 20 положение.

При этом на выходе элемента И 8 положительный потенциал, на выходе элемента

Приведенным в таблице строкам соотвежтвует нулевой сигнал ошибки на выходе блока 6. Любым другим соотношениям состояний триггеров 4 и 5 и сигналов х1,x so х>, соответствует единичный сигнал ошибки на выходе блока 6.

К моменту прихода предпоследнего тактового импульса цикла проверки оба счетчика заполнены, а триггеры 5, 4 и 10 нахо- и дуся в состоянии Oll, При этом элемент И 7 открыт, а элемент И 8 закрыт.

Предпоследний импульс такта переполняет счетчик 2 и переводит триггеры 5, 4 и 10 в состояние 100", ио импульс переполнениябО

И 7 — отрицательный потенциал. При поступлении тактовых импульсов на вход устроАства происходит последовательное переключение триггеров 5,4,10 из состояния 000

s состояние "111", Oll", "100", "000" и т.д. (триггеры 4 и 10 переключаются синхронно вплоть до заполнения счетчиков).

Триггер 10 коммутирует входы счетчиков 2 и 3, благодаря чему соотношение между числами А и В в счетчиках 2 и 3 соответственно на каждом такте меняется ® такой последовательности: А В, А 4 В, A В> А>В,А=В,А<В ит. д.

B соответствии с этими соотношениями схема сравнения 1 выдает в блок 6 форма рования сигнала ошибки сигналы х (А B), Х> (А(В) и х (AXB).

Блок 6 формирования сигнала ошибки сравнивает эти сигналы с состояниями триггеров 4 и 5 и при их несоответствии формирует сигнал ошибки. Блок 6 формирования сигнала ошибки работагт в соответствии с таблицами состояний. счетчика 2 возвращает триер -4 в.единичное состояние. Этим обеспечивается йравильная работа блока 6.

При этом схема сравнения 1 выдает сит нал х, так как А=О, В > 0 (вторая строка . таблиц), На последнем такте счетчик 3 иереполняется, триггеры S 4 и 10 переклю« чаются в состояния 010:, а импульс перейолнения счетчика 3 переводит триггер 4 в нулевое состояние. При этом А В = О, и схема сравнения 1 выдает сигнал х

Таким образом, к концу цикла проверки устройство оказывается з исходном состоя нии.

436

583

Введение в предложенное устройство дополнительного триггера с соответствуюшими связями обеспечивает автоматическую установку устройства в исходное положение в конце проверки и исключает ложную выдачу сигнала неисправносги.

Формула изобретенйя

Устройство для проверки схем сравнения, содержашее и рвый и второй счетчики, первый и второй триггеры, блок формирования сигнала ошибки, первый и второй элементы

И, причем выходы разрядов счетчиков подключены к соответствуюшим входам проверяемой схемы сравнения, а выход переполнения первого и второго счетчиков соединен соответственно с единичным и нулевым входами первого триггера, первые входы перво-20 го и второго элементов И объединены и соединены со входом устройства и со счетным входом второго триггера, единичный выход которого соединен со счетным входом б первого триггера, нулевые выходы первого и второго триггеров соединены соответственно с первым и вторым входами блока формирования сигнала ошибки, выход которого является выходом устройства, выходы первого и второго элементов И соединены соответственно со входами первого и второго счетчиков, третий вход блока формиро,рания сигнала ошибки соединен с выходом проверяемой схемы сравнения, о т л и— ч а ю ш е е с я тем, что, с целью повышения надежности контроля, в устройство введен третий триггер, счетный вход которого соединен с единичным выходом атоt :;;-î триггера, единичный и нулевой выходы третьего триггера соединены соответственно со вторыми входами первого и второго элементов,И, Источники информации, принятые во внимание при экспертизе:

1, Авторское свидетельство СССР

Ro 473180, 6 06 У 7/04, 1973.

2. Авторское свидетелытво СССР

М 481898, 6 06 F 11/00у 1973.

Составитель И. Сигалов

Редактор П. Утехина Техред 3. Чужик Корректор,В. Сердюк

Заказ 4895/54 Тираж 818 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб„д, 4/5

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4