Устройство для контроля схем сравнения

Устройство для контроля схем сравнения

Иллюстрации

Показать все

Реферат

 

ОПИСАН И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п 584309

Союз Советских

Социалистических

Республик

/ (61) Дополнительное к авт. свид-ву (22) Заявлено 07.07.76 (21) 2379673/18-24 с присоединением заявки Ме (23) Приоритет (43) Опубликовано 15.12.77. Бюллетень Ке 46 (45) Дата опубликования описания 05.12.77 (51) М. Кл.2 6 06F 11 00

Государстоеиинй комитет

Совета Иииистров СССР (53) УДК 681.326.7 (088.8) ио делан изобретений и отгритий (72) Автор изобретения

Н. В. Тутолмин (71) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СХЕМ СРАВНЕНИЯ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при реализации технических средств проверки электронных блоков дискретной автоматики и вычислительных машин.

Известно устройство для проверки логических схем, которое может быть применено для проверки схем сравнения J IJ. Однако вследствие своей универсальности это устройство сложно и дорого. Известно также сравнительно простое устройство для проверки схем сравнения, однако процесс проверки этим устройством достаточно сложен (2). Наиболее олизким к изооретению техническим решением является устройство для контроля схем сравнения, содержащее элемент И и первый и второй счетчики, выходы разрядов которых подключены к соответствующим входам контролируемой схемы сравнения, выход которой подключен к первому входу логического блока, второй и третий входы которого соединены с выходами первого и второго триггеров соответственно, а первый вход первого триггера подключен к выходу второго счетчика 13). Это устройство не обеспечивает надежного контроля схем сравнения. Чтобы убедиться в этом, можно выписать последовательность двоичных чисел А и В, записываемых на каждом такте в первом и втором счетчиках. Сравнивая состояния одноименных разрядов обоих счегчиков па каждом такте и Выделяя В каждом случае пару разрядов, определяющую знак соотношения чисел А и В (А=В, А)В или

А <В), можно убедиться, что соотношение б А<В во всех случаях определяется парой первых разрядов счетчиков. 1 аким образом, первый (младший) разряд схемы сравнения проверяется только лишь на условие А <В, а остальные — на условие A)B. Кроме того, 1р его логический блок выдает ложный сигнал

«Неисправно» на последнем такте работы.

Целью изобретения является повышение достоверности контроля схем сравнения за счет обеспечения полного объема проверки. тб В описываемом устройстве это достигается тем, что в него введены элемент задержки и элемент ИЛИ, выход которого подключен ко входу второго счетчика, первый вход — ко входу первого счетчика и к тактовой шине, а

2о второй вход — к выходу первого счетчика, к первому входу второго триггера и через элемент задержки ко второму входу первого триггера и к первому входу элемента И, второй вход которого подключен к выходу вто2G рого счетчика, а выход — ко второму входу второго триггера.

На чертеже представлена функциональная сы- ма описываемого устройства.

Оно содержит контролируемую схему 1

30 сравнения, первый 2 и второй 3 счегчики, пер584309 вый 4 и второй 5 триггеры, логический блок

6, элемент ИЛИ 7, тактовую шину 8, элемент

9 задержки и элемент И 10.

Перед началом работы счетчики 2 и 3 и триггер 5 устанавливаются в нулевое положение (цепи сброса на чертеже не показаны).

Начальное состояние триггера 4 — произвольное. Прп этом схема сравнения должна выдавать в логический блок 6 сигнал xt (А =В, где А и  — числа в счетчиках 2 и 3, соответственно). С поступлением импульсов на тактовую шину 8 ооа счетчика изменяют свое состояние. При этом вплоть до заполнения обоих счетчиков равенство чисел А и B сохраняется, н схема сравнения должна выдавать сигнал х,, а состояние триггеров 4 и 5 остается неизменным. Г1ри переполнении обоих счетчиков их содержимое обнуляется, а выходной сигнал переполнения счетчика 2 записывает единицу в счетчик 3 и переключает триггер 5 в eztttttt«ttoe состояние. Кроме того, сигнал с выхода счетчика 2, пройдя элемент задержки 9, устанавливает Tpnt t ep 4 D нулевое состояние. Схема сравнения должна выдавать при этом сигнал хя (A(B). Это состояние триггеров 4 и 5 и выходного сигнала схемы 1 сохраняется вплоть до заполнения счетчика 3. При переполнении счетчика 3 сигнал с его выхода переводиг триггер 4 в единичное состояние. Схема 1 сравнения должна выдавать при этом сигнал хз (A)B). Следующий тактоияй импульс переполняет счетчик

2, сигнал с выхода которого записывает дополнительную единицу в счетчик 3 и возвращает триггер 4 в нулевое положение. Схема сравнения при этом должна выдавать сигнал х2.

Далее работа происходит аналогично. С каждым переполнением счетчика 2 в счетчик

3 записывается дополнительная единица, разность между числами В и А соответственно увеличивается и сохраняется неизменной в течение цикла работы счетчика 2, лишь меняя знак при переполнении счетчика 3. На предпоследнем такте проверки счетчик 2 заполняется (А=2" — 1, где n — число разрядов счетчика), а в счетчике 3 число оказывается на единицу меньше А (В=2" — 2). На последнем такте счетчик 3 заполняется, а затем переполняется импульсом переполнения с выхода счетчика 2, it оба счетчика оказываются в нулевом состоянии. При этом сигнал с выхода

c e t l llKa 2, задержанный элс vteHTQM 9, li ll t пал с выхода счетчика 3, действуя одновременно на входах элементов И 10, открывают его и переключают триггер 5 в исходное нулевое положение (время задержки сигнала элементом задержки 9 выбирают равным сумме времени задержки сигнала переполнения в счетчике 3 и задержки сигнала в элементе

ИЛИ 7). Положение триггера 4 оказывается неопределенным, так как сигналы íà его входах S u R действуют одновременно.

Таким образом, при работе устройства на входах схемы сравнения последовательно устанавливаются всевозможные комбинации входных сигналов, чем обеспечивается ее надежный контроль, причем ложной выдачи сигнала неисправности не происходит. Логический блок 6 сравнивает сигналы, выдаваемые схемой 1 сравнения, с состояниями триггерог

4 и 5 и в случае их несоответствия выдает сигнал «Ikettcttpat,tto». Работа логического блока 6 строится в соответствии с таблицей со тоянпи.

Сигналы схемы сравнения

Состояние триггера 5

Состояние триггера 4

Произвольное

0 0

2о

Нр» необходимости в связь выхода счетчика 2 со входом элемента ИЛИ 7 включается дополнительный элемент задерхкки, 30

Формула изобретения оа

Источники информации, принятые во внимание при экспертизе

1. Патент СШЛ № 3673397, кл. 235-153, 1970.

60 2. Авторское свидетельство СССР ¹ 473170, кл. G 06Г 7/04, 1971.

3. Авторское свидетельство СССР №4818Ю. кл. G 06Р 11/00, 1972.

Устройство для контроля схем сравнения, содержащее элемент И и первый и второй счетчики, выходы разрядов которых подключены к соответствующим входам контролируемой схемы сравнения, выход которой подключен к первому входу логического блока, второй и третий входы которого соединены с выходами первого н второго триггеров соответственно, а первый вход первого триггсра подключен к выходу второго счетчика, о тл ич а ю щ е е с я тем, что, с целью повышения достоверности контроля, в устройство введены

45 элемент задержки и элемент ИЛИ, выход которого подключен ко входу второго счетчика, первый вход — ко входу первого счетчика и к тактовой шине, а второй вход — к выходу первого счетчика, к первому входу второго

50 триггера и через элемент задержки ко второму входу первого триггера н к первому входу элемента И, второй вход которого подключен к выходу второго счетчика, а выход — — ко второму входу второго триггера.

584309

С оста ватель В. Ко м ар ов

Техред Н. Рыбкина Корректор Т, Добровольская

Редактор Л. Тюрина

Заказ 262(1, 1О Изд ¹ 985 Т«раж 818 Поди«снос

1-1Г10 Государственного комитета Совета Министров СССР ио делам изобрете«ий и открыт«й

113035, I!îñêâà, Ж-35, Раушскаи «аб., д. 4!5

Типограгрия, пр. Сану«она, 2