Цифровой интегральный выделитель символов

Цифровой интегральный выделитель символов

Иллюстрации

Показать все

Реферат

 

(11) 586485

СПИ

ИЗОБ

К АВТОРСК

Сок1з Советских

Социалистических

Республик (61) Дополнитель (22) Заявлено 15. (51) М. Кл.з G08C 19/28 с присоедин

Государственный комитет

Совета 14инистров СССР (23) Приоритет (43) Опубликован (45) Дата опубли (53) УДК 681.3(088.8) по делам изобретений и открытий (72) Авторы изобретения

В. П. Савин и Б. В, Тахтаров (71) Заявитель (54) ЦИФРОВОЙ ИНТЕГРАЛЬНЫЙ ВЪ1ДЕЛИТЕЛЬ СИМВОЛОВ

Изобретение относится к средствам цифровой вычислительной техники и может использоваться в области радиосвязи и системах передачи данных, в частности в каналах передачи дискретной информации.

Известны вычислительные устройства (1), в состав которых входят реверсивные счетчики, обеспечивающие подсчет импульсов на определенном времснном интервале.

Наиоолсе близким к изобретению по технической сущности и достигаемому результату является устройство (2), содержащее пороговый элемент, вход которого служит входом устройства, дискретный элемент задержки, два триггера, счетчик импульсов, счетный вход которого соединен с выходом дискретного элемента задержки, выход — с входом записи первого триггера, вход сброса — с выходом генератора тактовых импульсов и входом сброса второго триггера, выход которого является выходом устройства.

Известные устройства имеют большой объем оборудования: число триггеров пропорционально и, если число возможных импульсов на рассматриваемом интервале времени равно 2".

Цель изобретения — упрощение устройства, позволяющее снизить число триггеров в устройстве практически вдвое, Это достигается введением в устройство коммутатора, первый вход которого соединен с выходом порогового элемента, второй вход — с выходом дискретного элемента задержки, а выход — с его входом, при этом вход записи второго триггера связан с выходом первого триггера, а вход сброса первого триггера — с входом сбпоса второго триггера и с управляющим входом комм ута тор а.

Структурная схема устройства приведена

íа чертеже.

Она содержит пороговый элемент 1, коммутатор 2, генератор 3 тактовых импульсов, дискретный элемент 4 задержки, счетчик 5 импульсов, первый 6 и второй 7 триггеры.

Работает цифровой интегральный выделитель символов следующим образом.

На первый вход коммутатора 2 поступает потенциал логической единицы или логичес20 кого нуля в зависимости от результатов сравнения огибающей принимаемого сигнала с пороговым уровнем элемента 1. При подаче на вход управления коммутатора 2 тактовых импульсов длительности т и частоты f1 с re25 нсратора 3 сигнал первого входа коммутатора 2 проходит на вход дискретного элемента

4 задержки. За К периодов частоты f< в дискретный элементы задержки записывается N результатов опроса принимаемого сигнала. В

30 интервале времени между поступлениями со586485

Составитель И, Грибков

Редактор И. Грузова Тсхред И. Михайлова Корректор Л. Орлова

Подписное

Заказ 2787/13 Изд. М 1013 Тираж 778

НПО Государствспиого комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская аб., д. 4/5

Типография, пр. Сапунова, 2 седних импульсов частоты fi дискретный элемент задержки работает в режиме полного циклического сдвига длительностью в N иипульсов частоты fg(fg= (N+1) . f<). Во время циклического сдвига N импульсов с выхода дискретного элемента задержки подается на второй вход коммутатора 2 и с его выхода вновь записывается в дискретный элемент задержки.

Одновременно сигналы с выхода дискретного элемента задержки поступают на счетный вход счетчика 5 импульсов, находящегося в исходном нулевом состоянии. Если в дискретном элементе задержки более половины сигналов имеют значение логической единицы, т. е. (/!/+1) .2 —, то на выходе счетчика 5 импульсов появляется сигнал, который, поступая на вход записи триггера 6, устанавливает его в единичное состояние.

По окончании циклического сдвига очередных импульсов частоты fi происходит запись в дискретный элемент задержки результата очередного опроса выхода порогового элемента 1, установка счетчика 5 импульсов в исходное нулевое состояние, перепись в триггер 7 логического состояния триггера 6 и установка триггера 6 в исходное нулевое состояние.

Триггер 7 обеспечивает сохранение длительного потенциала при наличии на входе устройства нескольких подряд идущих символов одного знака, несмотря на то, что этот триггер систематически обнуляется для установки в исходное положение.

Применение цифрового интегрального выделителя символов дает возможность унифицировать один из узлов связной аппаратуры, что позволит, например, реализовать его в виде большой интегральной микросхемы.

Формула изобретения

Цифровой интегральный выделитель символов, содержащий пороговый элемент, вход которого является входом устройства, дискретный элемент задержки, два триггера, счетчик импульсов счетный вход которого соединен с выходом дискретного элемента задержки, выход — с входом записи первого триггера, вход сброса — с выходом генератора тактовых импульсов и входом сброса второго триггера, выход которого является выходом устройства, отличающийся тем, что, с целью упрощения, в него введен коммутатор, первый вход которого соединен с выходом порогового элемента, второй вход— с выходом дискретного элемента задержки, а ьыход — с его входом, при этом вход записи второго триггера соединен с выходом перво25 го триггера, а вход сброса первого триггера соединен с входом сброса второго триггера и с управляющим входом коммутатора, Источники информации, принятые во внимание при экспертизе

30 1. Каган Б. М., Каневский М. М. Цифровь!е вычислительные машины и системы. N., «Энергия», 1974.

2. Авторское свидетельство СССР Хв 179795, кл. Н 04В 1/10, 1966.