Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е (11 586495

ИЗОБРЕТЕН И Я

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авз. свид-ву (22) Заявлено 23.01.76 (21) 2317823/18-24 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 30.12.77. Бюллетень № 48 (45) Дата опубликования описания 25.01.78 (51) М, Кл.- G 11С 11100

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (53) УДК 628.327.6 (088.8) (72) Авторы изобретения

E. А. Макаров, С. Д. Артамонов, И. В. Белоусов, H. М. Тищенко и И. П. Копытов (71) Заявитель (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике и может быть использовано в микропрограммных автоматах и устройствах управления цифровых вычислительных машин.

Известны запоминающие устройства (l j содержащие резисторные элементы памяти, размещенные в перекрестиях адресных и разрядных шин, подключенных соответственно к дешифратору адреса и через усилители считывания и логические элементы к выходам устройства.

Однако в указанном устройстве число резисторных элементов памяти соответствует числу единичной информации, содержащейся в матрице, что приводит к недостаточной информационной эффективности, избыточности оборудования и ограничению применения устройства.

Известны также запоминающие устройства (2J, наиболее близкие по технической сущности к изобретению, содержащие элементы памяти, размещенные в перекрестиях адресных и разрядных шин, подключенных соответственно к дешифратору адреса и через элементы развязки к шине нулевого потенциала, шину считывания и элементы И вЂ” НЕ.

Однако в данном устройстве элементы памяти в невыбранных адресных шинах влияют на >>роВC111> с!11 1!!1 ЛОВ с 11! Тl>IВ а!111я В1>1 бр а 1 1 Н Ы х адресных шин, что снижает помехозащищенность и надежность устройства. Поскольку в матрице в качестве двоичной информации считывается только одно номинальное значен Ic, cooTветствующее двоичной единице, а отсутствие элемента соответствует двоичному нулю, это приводит к избыточности оборудования и недостаточной информационной эффекти> ности запоминающего ус ройства.

Цель изобретения — расширение области применения устройства.

Это достигается тем, что в предлагаемое запоминающее устройство введены аналогоцифровые преооразователи, одни из входов которых подключены к разрядным шинам, а другие — к шине нулевого потенциала, выходы аналого-цифровых преобразователей подсоединены к одним входам элементов И вЂ” НЕ, другие входы которых подключены к шине считыВания.

На чертеже представлена функциональная схема предложенного устройства.

Устройство содержит элементы 1 — 9 памяти, размещенные в перекрестиях адресных 10 — 12 и разрядных 13 — 15 шин, подключенных соответственно к дешифратору 16 адреса и через элементы 17 — 19 развязки к шине 20 нулевого потенциала, элементы И вЂ” НЕ 21 — 32 и аналого-цифровые преобразователи 33 — 35, одни из

30 входов которых соединены с разрядными шн586495

3 нами 13 — 15, а другие из входов — с шиной 20 нулевого потенциала. Выходы преобразователей ЗЗ вЂ” 35 подключены через одни из входов элементов И вЂ” HE 21 — 32 к выходам 36 — 47 устройства, другие из входов элементов

И вЂ” HE 21 — 32 совместно подсоединены к шине

48 считывания устройства, в котором последовательно с каждым элементом 1 — 9 памяти включен полупроводниковый диод 49 — 57. Устройство содержит также шины входного сигнала 58, кода адреса 59 — 60, пуска 61 и установки 62 в исходное состояние устройства.

Работает устройство следующим образом.

Для приведения устройства в исходное состояние по шине 62 установки в исходное состояние поступает входной импульсный сигнал, по которому на выходах аналого-цифровых преобразователей 33 — 35 устанавливается нулевая информация с низким уровнем потенциала. На шинах 48 считывания, кода адреса

59, 60 и пуска 61 присутствуют низкие уровни потенциалов, а на выходах элементов И вЂ” НЕ

21 — 32 и соответственно на выходах 36 — 47 устройства — высокие уровни потенциалов, соответствующие нулевой информации. При поступлении по шинам 59, 60 кода адреса «01» на входе дешифратора 16, шина 58 источника сигнала подключается к адресной шине 10. На разрядных шинах 13 — 15 устанавливаются значения уровней напряжения, определяемые номинальными значениями элементов 1, 4 и

7 памяти, которые проходят на входы преобразователей 33 — 35. После этого на шину 62 пуска поступает импульсный сигнал запуска преобразователей 33 — 35, по окончании работы группы логических элементов И вЂ” НЕ 21—

24, 25 — 28 и 29 — 32 подготавливаются коды, соответствующие номинальным значениям элементов 1, 4, 7 памяти.

Полупроводниковые диоды 49, 52 и 55 служат для исключения взаимного влияния на работу преобразователей 33 — 35 при кодировании ими уровней напряжения, задаваемых резисторными элементами 1, 4, 7.

5 Таким образом, в предложенном устройстве вырабатывается 12-ти разрядный код информации при считывании с трех элементов памяти. В известном же устройстве для получения такой же информационной эффективности тре10 буется семь элементов памяти, для вырабатывания единичной информации и пять неиспользованных ячеек памяти, задающих нулевую информацию.

В предлагаемом устройстве этот эффект до15 стигается за счет только трех ячеек памяти при 100 /о-ном использовании их, Формула изобретения

20 Запоминающее устройство, содержащее элементы памяти, размещенные в перекрестиях адресных и разрядных шин, подключенных соответственно к дешифратору адреса и через элементы развязки к шине нулевого потенциа25 ла, шину считывания и элементы И вЂ” HE, о тл и ч а ю щ ее с я тем, что, с целью расширения области применения устройства, оно содержит аналого-цифровые преобразователи, одни из входов которых подключены к разрядным ши30 нам, а другие — к шине нулевого потенциала, выходы аналого-цифровых преобразователей подключены к одним входам элементов

И вЂ” HE, другие входы которых подключены к шине считывания.

35 Источники информации, принятые во внимание при экспертизе

1. Патент Швейцарии Мо 534411, М. кл.

G 11С, 17/00, 06.08,71.

2. Авторское свидетельство СССР № 344506, 40 кл. G 11С, 17/00, 1971.

586495 го

Составитель В. Гордоиова

Техред И. Михайлова Корректор Т. Добровольская

Редактор И, Грузова

Подписнос

Типография, II(). CIIII) ll(lll;I, 2

Заказ 3168/10 Изд Ло 1026 Тираж 738

11ПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, )K-35, Pllylllcl