Постоянное запоминающее устройство

Постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

%Ате- .:: сж I

6щ6м1вМаК MBA

ОП ИГРАНИ Е

ИЗОБРЕТЕН Ия

K АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Свита Советских

Социалистических

Республик и i j 586498 (G1) Дополнительное и авт. свид-ву (22) Заявлено 26.12.75 (21) 2310520/18-24 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 30.12.77. Бюллетень № 48 (45) Дата опубликования описания 26.01.78 (51) М. Кл 2 G 11С 17/00

Государственный комитет

Совета Министров СССР (53) УДК 681.327.6 (088.8) по, делам изобретений и открытий (72) Авторы изобретения

В. Я. Контарев, Ю. И. Щетинин, В. В. Воробьев, В. Я. Кремлев, П. С. Приходько и О. P. Щербинина (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике, в частности к постоянным запоминающим устройствам (ЗУ).

Известны запоминающие устройства (1, 2), Одно из известных устройств содержит накопитель па полупроводниковых элементах, выход которого подключен к входу блока усилителей считывания, а вход — к выходу дешифратора, входом соединенного с блоком адресных формирователей.

Наиболее близкое к изобретению по технической сущности устройство содержит накопитель, входом соединенный с выходом дешифратора, вход которого подключен к выходу блока адресных формирователей, выход накопителя соединен с первым входом блока защиты накопителя, выход которого подключен к входу блока выходных усилителей, а выход блока выходных усилителей через блок пороговых элементов —,с вторым входом блока защиты накопителя.

Недостатками известного устройства являются повышенное потребление мощности и большое время выборки.

Повышенное потребление мощности вызвано тем, что все активныс элементы блока защиты потребляют дополнительный ток как в режиме считывания, так и в режиме программировагп1. Большое время выборки обусловлено тем, что сигнал управления выборкой кристалла проходит через блок разрешения выборки, дешифратор, накопитель, блок защиты накопителя и выходной усилитель.

Цель изобретения — сокращение потребляе5 мой мощности и увеличение быстродействия.

Это достигается тем, что в устройстве выход блока разрешения выборки подключен к третьему входу блока защиты накопителя.

Структурная схема устройства представле10 на чертеже.

Она содержит блок 1 адресных формирователей, блок 2 разрешения выборки, дешифратор

3, накопитель 4, блок 5 защиты накопителя, блок 6 выходных усилителей, блок 7 порого15 вых элементов.

Выход блока 1 адресных формирователей соединен с входом дешифратора 3, выход которого подключен к входу накопителя 4, выход накопителя — с первым входом блока 5 защи20 ты накопителя. Выход блока 2 разрешения выборки подключен к третьему входу блока 5 защиты накопителя, второй вход которого соединен с выходом блока 7 пороговых элементов, вход блока пороговых элементов через

25 блок 6 выходных усилителей — к выходу блока 5 защиты накопителя.

Информация в постоянное запоминающее устройство записывается путем пережигаи и я

IfJIBI êè ие1рсмычек накопителя 4. Пережига3() IIII(èñðñ мычек соо гветствует записи в элемент

586498

Зяняя 3168/18

11ПО

11яд. К<> 1026

Тиряж 738

Подписное и!п>гряфпя, Ill). Сяпуноня, 2 памяти накопителя единицы, наличие целой перемычки — нулю.

Для обращения к постоянному запоминающему устройству в режиме считывания на вход блока 2 разрешения выборки подается напря кение логического нуля. При этом блок

5 331IIHTbl H 3 KOIIHTe IH 13CT разрешение H3 CHHтывание информации из накопителя 4 13 блок

6 выходных усилителей.

Для выбора определенной информации на 10 блок 1 адресных формирователей поступает код адреса. Если не требуется выборки инфорM11ЦИИ Б РЕЖИМC СЧН 1 Ь1ВЗН1111, ТО и 1 ВXOÄ ОЛОК3

2 разрешения выборки подастся напряжение ло!.1! !еской! единицы, прн этом блок 5 защиты 15 накопителя запрещает передачу информации из накопителя 4 в блок 6 выходных усилителей. В этом режиме активные элементы блока

5 защиты накопителя не потребляют ток, сигнал управления выборкой проходит только 20 через блок 2 разрешения выборки, блок 5 защиты накопителя и блок 6 выходных усилителей.

С целью предотвращения теплового перегрева накопителя при записи информации на вход 2о блока 2 разрешения выборки подается уровень логической единицы, при этом блок 5 защиты накопителя обесточивается и накопитель 4 оказывается изолированным от блока 6 выходных усилителей. Для записи информации не- 30 обходимо включить соответствующий пороговый элемент и произвести выборку запоминающего элемента накопителя 4 с помощью дешифратора, который управляется блоком адресных формирователей. При этом активные зо элементы блока защиты накопителя не потребляют ток, а для записи информации в накопитель источник тока подключается только к одному выходу выбранного разряда накопителя, что существенно упрощает процесс программирования.

Таким образом, предложенное устройство позволяет сократить потребляемую мощность н увеличить быстродействие и может быть в 1полнено по обычной планарной технологии, используемой при производстве полупроводниковых Hнтегральных схем, Формула изобретения

Постоянное запоминающее устройство, содержащее накопитель, вход которого соединен с выходом дешифратора, вход дешифратора подключен к выходу блока адресных формирователей, выход накопителя соединен с первым входом блока защиты накопителя, выход которого подключен к входу блока выходных усилителей, выход блока выходных усилителей через блок пороговых элементов соединен с вторым входом блока защиты накопителя, и блок разрешения выборки,.отл ич ающеес тем, что, с целью сокращения потребляемой мощности н увеличения быстродействия устройства, в нем выход блока разрешения выборки подключен к третьему входу блока защиты накопителя, Источники информации, принятые во внимание при экспертизе

1. Крупский А. А. Сб. статей Запоминающие устройства современных ЭЦВМ. М„

«Мир», 1968.

2. «MS I — LSI Memory D.À.Т.А. ВООК», Spring 1972, 2"" edition, р. 50.