Устройство для определения моментов времени квантования

Устройство для определения моментов времени квантования

Иллюстрации

Показать все

Реферат

 

ОЙ ИСАНИ Е

ИЗОБРЕТЕНИЯ и1 588625

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-By 456361 (22) Заявлено 14.06.76 (21) 2379904/18-24 (51) M. Кл.з Н ОЗК 13/02 с присоединением заявки №

Государственный комитет

Совета Министров СССР по делан изобретений и открытий (23) Приоритет (43) Опубликовано 15.01.78. Бюллетень № 2 (45) Дата опубликования описания 20.01.78 (53) УДК 681.34(088.8) (72) Авторы изобретения

Е. М. Антонюк, С. Н. Долинов, Л. Г. Журавин, М. А. Мариненко и Е. И. Семенов

Ленинградский ордена Ленина электротехнический институт имени В. И. Ульянова (Ленина) (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ МОМЕНТОВ ВРЕМЕНИ

КВАНТОВАНИЯ СИГНАЛА

Изобретение касается измерительных информационных систем и может быть использовано в телеметрии, системах связи и управления.

По основному авт, св. 456361 известно устройство для определения моментов времени квантования сигнала, содержащее дифференцирующий блок, выход которого через запоминающе-вычитающий блок соединен г интегратором, выход которого соединен с входом схемы сравнения, выход схемы сравнения соединен с выходом устройства и с управляющими входами запоминающе-вычитающего блока с интегратором.

Недостатком такого устройства является малая эффективность сжатия, так как в нем вычисляется экстраномирующий полипом первого порядка в соответствии с остаточным членом экстраполяционного ряда Тейлора.

Малая эффективность устройства в значительной степени объясняется влиянием шумовой составляющей, если ее амплитуда близка к допустимой погрешности аппроксимации ес. При этом эффективность алгоритмов первого порядка снижается из-за наличия шумовой составляющей почти до значения эффективности алгоритмов нулевого порядка.

Целью изобретения является повышение эффективности устройства (коэффициента сжатия), т, е. уменьшение частоты срабатывания устройства, что в конечном итоге позволяет уменьшить потребляемую мощность системы, частью которой является предлагаемое устройство, уменьшить необходимую полосу частот, используемую для передачи отсчетов, уменьшить расход магнитной ленты для их записи.

Это достигается за счет того, что в предла гаемое устройство введен дополнительный интегратор, входы которого соединены с выходами дифференцпрующего блока и схемы сравнения, выход дополнительного интегратора подключен к дополнительному входу схемы сравнения.

15 На фиг. 1 показана блок-схема предлагаемого устройства; на фиг. 2 — временные диаграммы работы устройства.

Устройство содержит дифференцирующий блок 1, запоминающе-вычитающий блок 2, 20 интегратор 3, схему сравнения 4, дополнительный интегратор 5.

V, выходу дифференцирующего блока 1, предназначенного для вычисления первой производной входного сигна"à,,подк,лючены запоминающе-вычитающий блок 2 и дополнительный интегратор 5. Запоминающе-вычитающий блок 2 служит для вычисления разности между текущим значением первой производной сигнала и ее значением в момент кван30 товапия. Дополнительный интегпагоо 5 служит для интегрирования напряжения на выходе дифференцирующего блока 1. Выход блока 2 подключен ко входу интегратора 3, который служит для интегрирования напряжения на выходе запоминающе-вычитающего блока 2.

Выходы интегратора 3 и 5 подключены ко входам схемы сравнения 4, служащей для сравнения выходных сигналов интеграторов 3 и 5 с сигналом, соответствующим заданной погрешности аппроксимации е„«, и выдачи сигнал» квантования при выполнении условия

g а,{t) а

8{t) )... где в,(t) — напряжение на выходе интегратора 3; е () — напряжение на выходе интегратора 5.

Устройство работает следующим образом.

В момент отсчета интеграторы 3 и 5 обнуляются, а запоминающе-вычитающий блок 2 запоминает значение первой производной сигнала. Разница между текущим и запомненным значением первой производной сигнала интегрируется интегратором 3 и представляет собой после интегрирования текущее значение погрешности линейной экстраполяции в<(t). Выходное напряжение дифференцирующего блока интерируется дополнительным интегратором 5 и представляет собой после интегрирования разность между текущим значением входного сигнала и его переданным значением

) x {t) dt x {t) x {t1) 2 {t).

tg

На активных участках входного сигнала, изображенного на фиг. 2, (ti — 4) величина

Bg(t) достигает значения Gg (момент tg) раньше, чем величина ei(t). Поэтому сигнал квантования а выходе схемы сравнения 4 появляется в момент, когда значение погрешности линейной экстраполяции е> (t) достигает допустимого значения вд, т. е, как и в устройстве— прототипе. В начале участка стационарности входного сигнала (tq — 4) величина погрешности линейной экстраполяции 8 (t) достигает

И допустимой величины в момент t4, но в этот момент нет необходимости передавать значение сигнала, так как сигнал изменился на величину меньшую, чем допустимая погрешность аппроксимации в по отношению к ранее

15 переданному значению в момент t4. Действительно, в момент 4 сигнал квантования на выходе схемы сравнения 4 появляется за счет гого, что величина eq(t) достигает величины допустимой погрешности аппроксимации Fg

20 лишь в момент 4, который и является очередным моментом квантования сигнала.

Таким образом за счет незначительного усло>кнения схемы устройства можно получить выигрыш в эффективности, который будет

25 весьма существенным прп работс с несгационарными сигналами, т. е. для реально встречающихся случаев.

Формула изобретения

30 Устройство для определения моментов времени квантования сигнала по авт. св. 456361, отличающееся тем, что, с целью повышения эффективности устройства, в него введен дополнительный интегратор, входы которого

35 соединены с выходами дифференцирующего блока и схемы сравнения, выход дополнительного интегратора подключен к дополнительному входу схемы сравнения.

588625 г

Фиг 2

Составитель Н. Лысенко

Корректор О. Тюрина

Техред А. Камышникова

Редактор Н. Каменская

Подписное

Типография, пр. Сапунова, 2

Заказ 3165/11 Изд. № 131 Тираж 1080

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4!5