Устройство для приема информации, передаваемой путем инверсной модуляции псевдослучайной последовательности

Патент 588644

Авторы

Иллюстрации

Показать все

Реферат

1 и 588644

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 28.06.76 (21) 2377196/18-09 с присоединением заявки № (51) М. Кл.а Н 04К1/04...

Н 04L 7/02

Совете Министров СССР ло делам изобретений н открытий (43) Опубликовано 15.01.78. Бюллетень № 2 (45) Дата опубликования описания 01.02.78 (53) УДК 621.394.62 (088.8) (72) Авторы изобретения

Г. Л. Рубинштейн и Р. В. Багдасарова (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ИНФОРМАЦИИ, ПЕРЕДАВАЕМОЙ ПУТЕМ ИНВЕРСНОЙ

МОДУЛЯЦИИ ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ

Государственный комитет (23) Приорите

Изобретение относится к технике связи, в частности к устройствам приема информации, передаваемой путем инверсной модуляции псевдослучайной последовательности.

Известно устройство для приема информации, передаваемой путем инверсной модуляции псевдослучайной последовательности, содержащее объединенные по входу преобразователь и блок синхронизации по задержке, выход которого через последовательно соединенные генератор псевдослучайной последовательности (ПСП) и полусумматор подключен к входу счетчика с решающей схемой, при этом выход преобразователя подключен соответственно к другим входам полусумматора и генератора ПСП, выход которого подключен к другому входу блока синхронизации по задержке и к первому входу блока восстановления фазы к второму входу которого подключен выход блока синхронизации по задержке, а выход блока восстановления фазы через блок синхронизации по символам информации подключен к первому входу блока выделения информации (1l.

Однако известное устройство для приема информации обладает низкой помехоустойчивостью.

С целью повышения помехоустойчивости в предлагаемое устройство для приема информации, передаваемой путем инверсной модуляции псевдослучайной последовательности, введены анализатор сбоев, дополнительный полусумматор и блок задержки, при этом

5 выход полусумматора через последовательно соединенные анализатор сбоев и дополнительный полусумматор, второй вход которого соединен с дополнительным выходом преобразователя, подключен ко второму вороту

10 блока выделения информации, третий вход которого через блок задержки соединен с выходом блока восстановления фазы.

На чертеже приведена структурная электрическая схема предложенного устройства.

15 Устройство для приема информации, передаваемой путем инверсной модуляции псевдослучайной последовательности, содержит объединенные по входу преобразователь 1 и блок 2 синхронизации по задержке, выход

20 которого через последовательно соединенные генератор 3 псевдослучайной последовательности (ПСП) и полусумматор 4 подключен к входу счетчика 5 с решающей схемой, при этом выход преобразователя 1 подключен со25 ответственно к другим входам полусумматора 4 и генератора 3 ПСП, выход которого подключен к другому входу блока 3 синхронизации по задержке, и к первому входу блока 6 восстановления фазы, к второму входу

30 последнего подключен выход блока 2 синхро588644 низации по задержке, а выход блока 6 восстановления фазы через блок 7 синхронизации по символам информации подключен к первому входу блока 8 выделения информации, выход полусумматора 4 через последовательно соединенные анализатор 9 сбоев и дополнительный полусумматор 10, второй вход которого соединен с дополнительным выходом преобразователя 1, подключен к второму входу блока 8 выделения информации, третий вход которого через блок 11 задержки соединен с выходом блока

6 восстановления фазы.

Устройство работает следующим образом.

Принимаемый сигнал поступает на преобразователь 1, алгоритм работы которого заключается в скользящем суммировании по

mod> пар соседних элементов принимаемого сигнала. Преобразованная таким образом последовательность практически инвариантна к инверсной модуляции, является псевдослучайной последовательностью того же полинома, но отличается от исходной циклическим сдвигом на f тактов, который компенсируется блоком 6 восстановления фазы опорной псевдослучайной последовательности.

Кроме того, одиночный сбой во входной последовательности приводит к двум следующим подряд сбоям в преобразованной последовательности, что и используется для обнаружения и исправления одиночных сбоев.

Слежение за временным положением границ символов входного сигнала осуществляется блоком 2 синхронизации по задержке, а синхронизация по периоду ПСП вЂ” одноименным блоком любым известным методом (например, методом последовательной оценки).

Выделение символов информации производится блоком 8 выделения информации, причем границы символов определяются импульсами, поступающими с блока 7синхронизации по символам информации. Исправление одиночных ошибок в принимаемом сигнале пропзводит цепь, состоящая из анализатора 9 сбоев и дополнительного полусумматора 10.

Анализатор 9 сбоев селектирует пары следующих подряд «несовпадений», появляющихся только после одиночного сбоя символа в принимаемом сигнале, в результате чего анализатором 9 сбоев вырабатывается сигнал, при поступлении которого на дополнительный полусумматор 10 на его выход проходят символы последовательности, ин5

Зо

50 вертированные по отношению к символам на входе, т. е. происходит обнаружение и исправление одиночных ошибок.

Поскольку сигнал, вырабатываемый анализатором 9 сбоев, задержан по отношению к сигналу, поступающему с блока 6 восстановления фазы, то для компенсации этой задержки между блоком 6 восстановления фазы и блоком 8 выделения информации включен блок 11 задержки.

Использование предложенного устройства повышает помехоустойчивость приема информации, передаваемой с инверсной модуляцией псевдослучайной последовательности.

Формула изобретения

Устройство для приема информации, передаваемой путем инверсной модуляции псевдослучайной последовательности, содержащее объединенные по входу преобразователь и блок синхронизации по задержке, выход которого через последовательно соединенные генератор псевдослучайной последовательности (ПСП) и полусумматор подключен ко входу счетчика с решающей схемой, при этом выход преобразователя подключен соответственно к другим входам полусумматора и генератора ПСП, выход которого подключен к другому входу блока синхронизации по задержке и к первому входу блока восстановления фазы, ко второму входу которого подключен выход блока синхронизации по задержке, а выход блока восстановления фазы через блок синхронизации по символам информации подключен к первому входу блока выделения информации, о т л ич а ю щ е е с я тем, что, с целью повышения помехоустойчивости, введены анализатор сбоев, дополнительный полусумматор и блок задержки, при этом выход полусумматора через последовательно соединенные анализатор сбоев и дополнительный полусумматор, второй вход которого соединен с дополнительным выходом преобразователя, подключен к второму входу блока выделения информации, третий вход которого через блок задержки соединен с выходом блока восстановления фазы.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 512590, кл. Н 041 7/02, 1972.

588644

Составитель Е. Прозоровская

Техред Н. Рыбкина Корректор А. Степанова

Редактор Т. Янова

Подписное

Типография, пр. Сапунова, 2

Заказ 2913/19 Изд. Мв 114 Тираж 818

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5