Устройство для перестройки частоты следования импульсов

Устройство для перестройки частоты следования импульсов

Иллюстрации

Показать все

Реферат

 

(ii) 588649

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (б1) Дополнительное к авт. свид-ву (22) Заявлено 06.04.76 (21) 2344897/18-09 с присоединением заявки No (23) Приоритет (43) Опубликовано 15.01.78. Бюллетень No 2 (45) Дата опубликования описания 20.01.78 (51) М, Кл.- Н 041 7 04

Государственный комитет . ооета Министров СССР по делам изобретений и открытий (53) УДК 621.394.662 (088.8) (72) Автор изобретения

А. П. Фадеев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПЕРЕСТРОЙКИ ЧАСТОТЫ

СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к технике связи и может использоваться в генераторах импульсов с дискретной перестройкой частоты, в си нтезаторах частот и системах умножения частот радиоизмеритель ных комплексов.

Известно устройство для перестройки частоты следования импульсов, содержащее последовательно соединенные опорный генератор, формирователь сигнала эталонного инте рвала времени, последовательно соединенные дискриминатор, управляющий элемент, управляемый генератор и делитель,,на другие входы кото рого и входы дискриминатора подан управляющий. сигнал (1).

Однако данное устройство имеет малое быстродействие при переходе с одной частоты на другую, а также большой коэффициент перекрытия управляемого генератора.

Цель изобретения — повышение быстродействия при переходе с одной частоты на другую, а также уменьшение коэффициента перекрытия диапазона управляемого генератора.

Для этого в предлагаемое устройство для перестройки частоты следования импульсов введены блок памяти, дополнительный делитель, блок задержки и счетчик, при этом выход формирователя сигнала эталонного интервала времени подключен к входам дополнительного делителя, непосредственно и через последовательно соединенные блок задержки и счетчик, а через блок памяти — к дополнительным входам дискриминатор а, причем выход блока задержки через делитель

5 соединен с другими входами блока памяти и с другим входом счетчика, а выход управляемого генератора соединен с управляемым входом дополнительного делителя.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство для перестройки частоты следования импульсов содержит последовательно соединенные опорный генератор 1, форми рователь 2 сигнала эталонного интервала,времени, последовательно соединенные дискриминатор 3, управляющий элемент 4, упра вляемый ге нератор 5 и делитель 6, на д|ругие входы кото рого и входы дискриминатора 3 подан управляющий сигнал, кроме того, оно

20 содержит блок 7 памяти, дополнительный делитель 8, блок 9 задержки и счетчик 10, при этом выход формирователя 2 сигнала эталонного интервала в ремени подключен к входам дополнительного делителя 8 непосредственно и через последовательно соединенные блок 9 задержки и счетчик 10, а через блок 7 памяти — к дополнительным входам дискриминатора 3, причем выход блока 9 задержки через делитель 6 соединен с другими входами бло30 ка 7 памяти и с другим входом счетчика 10, 588649

Формула изобретения

50

Составитель Т. Маркина

Техред Н. Рыбкина Корректор А. Степанова

Редактор Т. Янова

Заказ 2916/4 Изд. № 113 Тираж 818 Подписное

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская иаб., д. 4/5

Типография, пр. Сапунова, 2 а выход управляемого генератора 5 соединен управляемым входом дополнительного делителя 8.

Устройство |работает следующим образом.

Сигнал с опорного генератора поступает в формирователь 2, который формирует непрерывную последовательность коротких импульсов. Первый импульс через блок 9 задержки поступает на вход счетчика 10, устанавливая его в нулевое состояние. Коэффициент деления делителя 6 устанавливается равным piBOичному числу п. Сигнал с выхода управляемого генератора 5 поступает на вход делителя 6, который понижает эту частоту в n,ðàç.

Эти импульсы поступают на другой вход счетчика 10. Количество импульсов в счетчике 10 за время длительности эталонного интервала времени T,,ðàâiíî Й=Т, и

В .кояце эталон ного интервала времени второй короткий импульс с выхода формиро вателя 2 поступает в блок 7 памяти, раз решая запись в него остатка,с делителя 6 в дополнительный делитель 8. Коэффициент делителя дополнительного делителя 8 равен двоичному числу К. На выход дополнительного делителя 8 поступают, импульсы с частотой

F„=

Тэ

Для уменьшения погрешности, |вызываемой остатком, служит кольцо автоподстройки частоты, состоящее из управляемого генерато|ра

5, делителя 6, блока 7 памяти, дискриминато ра 3 и управляющего элемента 4. Остаток из делителя 6 переписывается в блок 7 памяти, а затем в дискриминатор 3.

Д искриминатор 3 через управляющий элемеят пе рестраивает управляемый генератор 5 так, что величина остатка в .конце эталонного интервала времени равняется нулю, при этом управляемый генератор 5 настраивается на ближайшую частоту, кратную числу и. Блок

9,задержки разделяет во времени процессы перезаписи числа из счетчика 10 и,устанавли вает его в нуль, а также он перезаписывает остаток iHs делителя 6 и записывает ia него коэффициент деления.

Уменьшение времени перехода с одной ча стоты на другую происходит за счет подст ройки управляемого генератора 5;на ближайшую частоту, .кратную и.

Устройство для перестройки частоты следова ния импульсов, содержащее последова5 тельно соединенные опорный генератор и форми рователь сигнала эталон ного интервала времеви, а также последовательно соединенные gIiHcHipHMинатор, управляющий элемент, управляемый генератор и делитель, на другие

10 входы кото рого и входы дискриминатора подан управляющий сигнал, о т л и ч а ю щ е е с я тем, что, с целью повышения быстрсдействия при переходе с одной частоты на другую, а также уменьшения коэффициента перекрытия диапазона управляемого генератора, введены блок памяти, дополнительный делитель, блок задержки и счетчики, при этом выход фо рмирователя сигнала эталонного интервала времени подключен ко входам дополнительного делителя непосредственно и через последовательно соединенные блок задержки и счетчик, а через блок памяти — к дополнительным входам jI!HcKpHMHíатора, причем выход блока задержки через делитель соедине|н с другими входами блока памяти и с другим входом счетчика, а выход управляемого генератора соединен с управляемым входом допол нительного делителя.

Источ|ники информации, принятые во вн имание при экспертизе

1. Авторское свидетельство № 424291, кл. Н ОЗВ 3/04, 1972.