Постоянное запоминающее устройство

Постоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е пц 5968 27

ИЗОЬГЕТ ЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Cows 0оеетеиик

Социалистических

Республик (61) Дополнительное к авт. свид-ву 491156 (22) Заявлено 14.07.76 (21) 2385490/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.01.78. Бюллетень № 4 (45) Дата опубликования описания 13.02.78 (51) М Кл.в

Гасударственный комитет

Совета Мнннстров СССР

Ао делам изабретеннй н открытий (53) УДК 628.327.6 (088.8) (72) Авторы изооретения

В. С. Дяхович, М. П. Клушанцев и Г. A. Сенкевич

Северо-Западный заочный политехнический институт (71) Заявитель (54) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике.

В основном изобретешш по авт. св. № 491156 увеличение емкости постоянного запоминающего устройства (ПЗУ) достигнуто путем введения блока модификации адресов считанной информации, два входа которого соединены с выходами блока усилителей считывания, третий — с вторым выходом регистра адреса, а выход — с вторым входом регистра числа (1).

При этом для перекомпоновки замкнутых информационных массивов, хранящихся в накопителе, приходится останавливать вычислительный процесс и заменять конструктивные элементы накопителя (например, матрицы) вручную.

Этот недостаток обусловлен тем, что в известном ПЗУ не предусмотрена коммутация используемых матриц, что приводит к невозможности решений некоторых задач, так если объем постоянной информации превышает емкость накопителя, определяемую разрядностью адресов ПЗУ.

Цель изобретения — увеличение информационной емкости устройства.

Это достигается путем введения в состав

ПЗУ блока коммутации, управляющий вход которого подключен к входу устройства, адресные входы соединены с выходами дешифратора, выходы подключены к входам накопителя.

Иа чертеже представлена структурная схе5 ма ПЗУ.

Устройство содержит накопитель 1, входы которого соединены с выходами блока 2 коммутации. Адресные входы блока 2 связаны с выходом дешифратора 3, а вход дешпфрато10 pa — с первым выходом регистра 4 адреса.

Второй выход регистра 4 адреса подключены к первому входу блока 5 модификации адресов, два других входа которого соединены с двумя выходами блока б усилителей счптыва1в ния, подключенного к выходу накопителя 1.

Выход блока 5 модификации адресов подсоединен к первому входу регистра 7 числа, второй вход регистра числа — к третьему выходу блока 6 усилителей считывания, а уп20 ра вляющий вход блока 2 коммутации — к входу устройства.

Регистр 4 адреса разбит по разрядам по принципу однозначного соответствия выходов дешифратора 3 номерам (позициям) матриц накопителя 1 в подключенной группе матриц.

При разрядности регистра адреса и< одновременно подключаемый объем накопителя не превышает т=2"- чисел (как и в обычных

ПЗУ), однако общий информационный объем

30 накопителя равен /г пг чисел, где lг)1.

590827

5Ьр

4 c,ñÃÑ

Составитель В. Ляхович

Техрсд И. Михайлова Корректор Т. Добровольская

Редактор И. Грузова

Подписное

Заказ 3269/8 Изд. Мз 168 Тираж 738

11ПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Принцип действия ПЗУ заключается в следующем.

На управляющий вход блока 2 коммутации поступает сигнал, характеризующий количество матриц в группе, необходимых для решения задачи, а также их положение (порядок следования) в поле адресов цифровой системы, выделенных для ПЗУ.

В соответствии с этим сигналом блока коммутации осуществляет переключение выходов дешифратора 3, в результате которого они оказываются связанными с адресными входами только тех матриц накопителя 1, которые составляют подключаемую группу матриц, что обеспечивает формирование необходимого информационного массива.

При перемещении информационных массивов в после адресов ПЗУ абсолютные адреса считываемых в ПЗУ чисел (команд) вырабатываются с помощью блока 5 модификации.

Таким образом, блок коммутации позволяет без остановки вычислительного процесса формировать динамический информационный массив, необходимый для решения задачи, 5 что приводит фактически к увеличению емкости ПЗУ и улучшает его эксплуатационные показатели.

Формула изобретения

10 Постоянное запоминающее устройство по авт. св. Мю 49115б, отличающееся тем, что, с целью увеличения информационной емкости устройства, оно содержит блок коммутации, управляющий вход которого подклю15 чен к входу устройства, адресные входы соединены с выходами дешифратора, а выходы подключены к входам накопителя.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство Хз 49115б, KJI.

G 11С 17/00, 19.03.74.