Буферное запоминающее устройство

Буферное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1I I! 590 828

Союз Соаетских

Социалнстннеских

Ресоублик т- о эсоюзн. лате 1гйО - T6X81f

Государственный комитет

Соаета екнннстрое СССР ло делам изобретений и открытий (53) УДК 681.327.66 (088.8) (72) Авторы изобретения

И. С. Эпштейн и А. А. Рудой (71) Заявитель (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к области вычислительной техники.

Известно буферное запоминающее устройство для регистрации последовательности импульсов, содержащее сдвигающий регистр, в котором сдвиг информации осуществляется при поступлении очередного импульса сдвига или по команде из вычислительной машины, использующей регистрируемую информацию (1). Недостатком такого устройства является возможность пропуска отдельных импульсов при регистрации нестационарных импульсных последовательностей, когда плотность потока входных сигналов в отдельные моменты времени резко возрастает и превышает частоту поступления импульсов сдвига.

Наиболее близким к изобретеншо техническим решением является буферное запоминающее устройство, содержащее регистр сдвига, триггер, элемент И и элемент ИЛИ (2).

В таком устройстве запоминание близко расположенных импульсов достигается путем применения ряда дополнительных средств, что отрицательно сказывается па надежности устройства.

Цель изобретения — повышение надежности устройства. Поставле|шая цель достигается тем, ITO оно содержит два элемента задержки. Выход первого элемента задержки подключен к информационному входу регистра сдвига, а вход — к первому входу элемента И и ко входу второго элемента задержки, выход которого подключен к перво5 му входу триггера. Выход триггера подключен ко второму входу элемента И, а его второй вход — к первому входу элемента ИЛИ, второй вход которого соединен с выходом элемента И, а вы од — с управляющим вхо10 дом регистра сдвига.

Схема предложенного устройства представлена на чертеже.

Устройство работает следующим образом.

Внешний импульс сдвига поступает на уп15 равляющий вход 1 и устанавливает триггер 2 в такое состояние, при котором его выходное напряжение закрывает элемент И 3. Первый пришедший входной импульсный сигнал через элемент задержки 4 с временем задержки ть

20 превышающим длительность т входных сигналов т, поступает на второй вход триггера 2 и устанавливает его в такое состояние, при котором элемент И 3 открывается. Прп tI) входной импульс через элемент И 3 не про25 ходит, а поступает через элемент задержки 5 с временем задержки t>, выбираемым из условия 4)/1+т, на информационный вход регистра сдвига б и устанавливает его первый разряд в «1». Прп поступлении очередного

590828

Формула пзобр<.т< ппя

Составитель В, Фролов

Техрсд И. Михайлова Корректор Т. Добровольская

1зсдактор Н. Громов

Подписнос

Заказ 3269/9 Изд. ¹ 168 Тирах< 738!

1Г!О Государственного комитета Совста Министров СССР по делам изобретений и открытий

113035, Москва, Я-35, Рау<пская наб., д. 4/5

Типография, пр. Сапунова, 2 импульса сдвига первый разряд регистра устанавливается в «О», а второй разряд — в

«1». Таким образом, осуществляется перенос информации по разрядам регистра.

Если следующий импульс входного сигнала поступает до прихода очередного импульса сдвига, то элемент И 3 остается открытым и пропускает его на вход элемента ИЛИ 7, с которого он поступает на управляющий вход регистра 6 и, выполняя роль импульса сдвига, переносит записанную в регистр информацию на один разряд, освобождая его первый разряд. Этот же входной сигнал, пройдя элемент зедержки 5, записывается в освободившемся червом разряде регистра. Аналогично в регистре запишутся и все остальные импульсы последовательности входных сигналов, поступившие до прихода следующего импульса сдвига.

Устройство обеспечивает надежную запись и хранение информации при нестационарном потоке импульсов.

Буферное запоминающее устройство, содержащее регистр сдвига, триггер, элементы

5 И и ИЛИ, отличающееся тем, что, с целью повышения надежности устройства, QHO содержит два элемента задержки, выход первого элемента задержки подключен к информационному входу регистра сдвига, 10 вход — к первому входу элемента И и к входу второго элемента задержки, выход которого подключен к первому входу триггера, выход которого подключен к второму входу элемента И, второй вход — к первому входу

15 элемента ИЛИ, второй вход которого соединен с выходом элемента И, а выход — с управляющим входом регистра сдвига.

Источники информации, принятые во внимание при экспертизе

20 1. Голденберг Л. М. Импульсные и цифровые устройства, 1973, с. 446 — 450.

2. Патент Японии № 46/2077, кл. G 11С

19/00, 1971.