Реверсивный регистр сдвига

Реверсивный регистр сдвига

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (11) 593317

Союз Сове;=сих

Социалистических

Реслублик (б1) Дополнительное к авт. свид-ву (22) Заявлено 02.04.74 (21) 2012108/18-21 с присоединением заявки Ме (23) Приоритет (43) Опубликовано 15.02.78. Бюллетень Ме 6 (45) Дата опубликования описания 15.03.78

Государственный комитет

Совета Министров СССР ло делам изобретений и ATKpblTHH (53) УДК 621.374.32 (088.8) (72) Авторы изобретения

И. М. Лазер, П. И. Овсищер, В. А. Шубарев и Ю. С. Крылов (71) Заявитель (54) РЕВЕРСИВНЫЙ РЕГИСТР СДВИГА

Указанная цель достигается тем, что в основной коммутационный КЬ -триггер каждого разряда введен элемент И вЂ” НЕ (И 1И вЂ” НЕ), первый вход которого соединен с нулевым вы: одом триггера памяти последующего разряда, второй вход — с нулевым выходом основного коммутационного К5-триггера, выход — с дополнительными входами нулевого плеча основного и единичного плеча вспомогательного коммутационных КЬ-триггеров, информационный вход единичного плеча основного коммутационного К5-триггера соединен с нулевым выходом триггера памяти предыдущего разряда, дополнительный вход единичного плеча основного коммутационного триггера и второй вход элемента И вЂ” НЕ (ИЛИ вЂ ) соединены соответственно с входами «сдвиг вправо» и «сдвиг влево».

На чертеже представлена структурная схема предлагаемого устройства, где изображены три разряда регистра: и, (и+1) и (n — 1).

Разряд регистра состоит пз двух коммутационных RS-триггеров — основного и вспомогательного (элементы 1, 2, 3 и 4, 5 соответственно) и одного триггера памяти (элементы б, 7).

В каждом разряде регистра сдвига коммутационный RS-триггер, принимающий информацию от соседних разрядов регистра (наИзобретение относится к области дискретнои автоматики и вычислительной техники. известен реверсивный сдвигающий регистр, выполненныи на потенциальных элементах

И вЂ” пс (гыж — НЕ), каждый разряд которого состоит из запоминающеи схемы, представленнои триггером памяти и двумя коммутационными триггерами и логической схемы, выполненнои на двух элементах (1). педостатками такого регистра являются большое количество оборудования и низкое быстродействие.

Известен также реверсивный регистр сдвига, построенный на логических элементах

И вЂ” НЕ (ИЛИ вЂ” НЕ), каждый разряд которого содержит несимметричный D-триггер, включающий Ю-триггер памяти, основной .коммутационный и вспомогательный Ю-триггеры (2).

Недостатком такого реверсивного регистра сдвига является сложность снятия информации с выходов разрядов регистра, так как требуется дополнительная схема для дешифрации нахождения единичной информации на выходах единичных плеч триггеров памяти в режимах «сдвиг вправо» и «сдвиг влево».

Цель изобретения — упрощение вывода информации из разрядов регистра и повышение надежности. (51) M. Кл H ОЗК 23/04

593317

Зо

3 пример элементы 1, 2, 3 для jn — 1 разряда), содержит дополнительный элемент И вЂ” HE (ИЛИ вЂ” НЕ), первый вход которого соединен с нулевым выходом триггера памяти последующего разряда, информационный вход единичного плеча этого же коммутационного триггера соединен с нулевым выходом триггера памяти предыдущего разряда, дополнительные входы единичного плеча основного коммутационного RS-триггера и элемента

И вЂ” HE (ИЛИ вЂ” НЕ) соединены соответственно со входами «сдвиг вправо» 8, «сдвиг влево» 9. Тактовые импульсы подаются на вход

10, Устройство работает следующим образом.

При подаче сигнала логической единицы на вход 8 «сдвиг вправо» и логического нуля на вход 9 «сдвиг влево» в каждом разряде регистра с нулевым плечом (для jn — 1 -rо разряда, например элемент 3) основного коммутационного триггера включается основное единичное плечо (для ) n — 1 -го разряда элемент 1), а на выходе элемента И вЂ” HE (элемент 2) на все время действия управляющих сигналов сохраняется сигнал логической единицы. Тогда в момент действия тактового сигнала информация, хранимая в разрядах регистра, сдвигается вправо.

При подаче сигнала логической единицы на вход 9 «сдвиг влево», и логического нуля на вход 8 «сдвиг вправо» в триггерную связь с нулевым плечом (элемент 3) основного коммутационного триггера включается элемент 2, а на выходе единичного плеча (элемент 1) сохраняется сигнал логической единицы на все время действия управляющих сигналов. Тогда в момент действия тактового сигнала информация, хранимая в разрядах регистра, сдвигается влево.

В предлагаемом реверсивном регистре сдвига независимо от режима работы (сдвиг вправо или влево) в каждом разряде информация снимается с одних и тех же выходов триггера памяти. Поэтому нет необходимости в дополнительных устройствах дешифрации

4 режима работы и определения рабочего плеча триггера памяти.

1(роме того, в предлагаемом реверсивном регистре сдвига исключена потеря информации при переходе от режима «сдвиг вправо» к режиму «сдвиг влево», так как при переходе от одного режима сдвига к другому триггер памяти не коммутируется.

Формула изобретения

Реверсивный регистр сдвига, построенный на логических элементах И вЂ” НЕ (ИЛИ—

НЕ), каждый разряд которого содержит несимметричный D-триггер, включающий RSтриггер памяти, основной коммутационный и вспомогательный RS-триггеры, о т л и ч а юшийся тем, что, с целью упрощения вывода информации из разрядов регистра и повышения надежности, в основной коммутационный

RS-триггер каждого разряда введен элемент

И вЂ” НЕ (ИЛИ вЂ” НЕ), первый вход которого соединен с нулевым выходом триггера памяти последующего разряда, второй вход — с нулевым выходом основного коммутационного RS-триггера, выход — с дополнительными входами нулевого плеча основного и единичного плеча вспомогательного коммутационных RS-триггеров, информационный вход единичного плеча основного коммутационного RSтриггера соединен с нулевым выходом триггера памяти предыдущего разряда, дополнительный вход единичного плеча основного коммутационного триггера и второй вход элемента И вЂ” НЕ (ИЛИ вЂ” НЕ) соединены соответственно с входами «сдвиг вправо» и «сдвиг влево».

Источники информации, принятые во внимание при экспертизе

1, Прангишвили И. B. и др. Микроэлектроника и однородные структуры для построения логических и вычислительных устройств, М., 1967, с. 43, рис. 1.18.

2. Авторское свидетельство СССР № 285054, кл. Н ОЗК 23/04, 1969.

593317 (n 2)розка<

Составитель А. Лемуткин

Техред Н. Рыбкина

Редактор Н. Каменская

Корректоры: Л. Тарасова и Л. Денискнна

Заказ 699/3

Подписное

Типография, пр. Сапунова, 2

Изд. № 306 Тираж 1080

Н110 1осударственного комитета Совета Министров СССР по делам изооретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5