Устройство для обнаружения и регистрации потока ошибок дискретного канала связи

Устройство для обнаружения и регистрации потока ошибок дискретного канала связи

Иллюстрации

Показать все

Реферат

 

i3ct r i)iенал!

4 ТЬНтНО ТЬХНмчССЧФФ

98mÀ

О П И С АЛ ГД Е

ИЗОБРЕТЕНИЯ

ttt! 593320

Сомз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 20.08.74 (21) 2054136/18-09 с присоединением заявки № (51) М. Кл з H 04L 1/10

Совета Министров СССР ао делам изобретений и открычй (43) Опубликовано 15.02,78. Бюллетень № 6 (45) Дата опубликования описания 14.03.78 (53) УДК 621.394.14 (088.8) (72) Авторы изобретения (71) Заявитель

И. И. Родькин и И. В. Спиридонов

Ленинградское высшее инженерное морское училище им. адм. С. О. Макарова (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ И РЕГИСТРАЦИИ

ПОТОКА ОШИБОК ДИСКРЕТНОГО КАНАЛА СВЯЗИ

Государственный комитет (3) Приоритет

Изобретение относится к радиосвязи и может использоваться в аппаратуре для статистического исследования дискретных каналов связи.

Известно устройство для обнаружения и регистрации потока ошибок дискретного канала связи, содержащее на входе блок обнаружения ошибок, счетчик тактовых импульсов и регистратор, например перфоратор (1).

Однако известное устройство не обеспечивает непрерывной регистрации с одновременным сжатием потока ошибок дискретного канала связи, Цель изобретения — обеспечение непрерывной регистрации с одновременным сжатием потока ошибок дискретного канала связи.

Для этого в предлагаемое устройство для обнаружения и регистрации потока ошибок дискретного канала связи введены блок ключей, элемент ИЛИ, формирователь временных меток, блок промежуточной памяти и блок управления, при этом тактовый выход блока обнаружения ошибок подключен ко входу счетчика тактовых импульсов, выход которого через последовательно соединенные блок ключей, к другому входу которого подключен выход «ошибка» блока обнаружения ошибок, и блок промежуточной памяти подключен к входу регистратора, синхронизирующий выход которого через блок управления подключен к управляющим входам блока промежуточной памяти и регистратора, кроме того, выход счетчика тактовых импульсов подключен к одному из входов формирователя временных меток, к двум другим входам которого подключены соответственно выход «ошибка» и тактовый выход блока обнаружения ошибок, выход формирователя временных меток подключен ко входу «сброс» счетчика тактовых импульсов

1р через элемент ИЛИ, к другому входу которого подключен выход блока ключей, а выход

«знак ошибки» блока обнаружения ошибок и выход формирователя временных меток подключены к соответствующим входам блока

15 промежуточной памяти.

На чертеже приведена структурная электрическая схема предложенного устройства.

Устройство для обнаружения и регистрации потока ошибок дискретного канала связи со2р держит на входе блок 1 обнарухкення ошибок, счетчик 2 тактовых импульсов, регистратор 3, блок 4 ключей, элемент ИЛИ 5, формирователь 6 временных меток, блок 7 промежуточной памяти и блок 8 управления, при этом

25 тактовый выход блока 1 обнаружения ошибок подключен к входу счетчика 2 тактовых импульсов, выход которого через последовательно соединенные блок 4 ключей, к другому входу которого подключен выход 9 «ошибка» блоЗр ка 1 обнаружения ошибок, блок 7 промежу593320

15 точной памяти подключен к входу регистратора 3, синхронизирующий выход последнего

Hepe3 0JIoI< 8 уnp III Jlenn51 нодкл1о гсн H управляющим входам блока 7 промежуточной памяти и регистратора 3, кроме того, выход счетчика 2 такговых импульсов нодкгпочсн к одному нз входои формирователя 6 временных меток, к двум другим входам которого подключены соответсгвенно выход 9 «ошибка» и тактовый выход блока 1 обнаружения ошибок, выход формирователя 6 временных меток подключен к входу 10 «Сброс» счетчика 2 тактовых импульсов через элемент ИЛИ 5, к другому входу которого подключен выход блока

4 ключей, а вь|ход 11 <<3HBI< ошио1 и» oJIQI<3 1 обнаружения ошибок и выход формирователя

6 временных меток подключены к соответствующим входам блока 7 промежуточной памяти, состоящего из блока 12 оперативной памяти, блока 13 буферной памяти и импульсных ключей 14 и 15, Устройство работает следующим образом.

Тактовые импульсы поступают на вход двоичного пятиразрядного счетчика 2, выход ка>кдого разряда которого соединен с соответстB) IoIIIH>I HMngJIbCHbIM ICJlIOHOA OJIOHH 4 KJIIOHeH.

С появлением сигнала ошибки все пять ключей этого блока открываются и двоичное число со счетчика 2, соответствующее номеру посылки, на которой происходит ошибка, записывается в пять ячеек блока 12 оперативной памяти. Одновременно в седьмую ячейку блока 12 оперативной памяти записывается сигнал вида ошибок. При записи числа импульсами с выхода блока ключей 4 через элемент

ИЛИ 5 производится сброс счетчика 2 в нулевое состояние. Принимаемые и анализируемые блоком 1 обнаружения ошибок элементарные посылки разбиваются на блоки по тридцать одной посылке. Для этого с приходом каждой тридцать первой посылки формирователь 6 выдает импульс отметки блока, который записывается в шестую ячейку блока

12 оперативной памяти и через элемент ИЛИ

5 устанавливает счетчик 2 в нулевое состояниее.

В случае возникновения ошибки на тридцать первой посылке происходит запрет формирования импульса блоковой отметки сигналом ошибки, и в блок 12 оперативной памяти со счетчика 2 записывается число «тридцать один» в двоичном коде, Регистратор 3 в каждом цикле своей работы выдает сигналы синхронизации, поступающие на блок 8 управления. Последним в соответствующие моменты цикла работы регистратора 3 вырабатываются сигналы управления на перезапись информации из блока 12 оперативной памяти в блок 13 буферной памяти через семь импульсных ключей 14, сигналы

60 управления на регистрацию информации из блока 13 буферной памяти на бумажную ленту регистратора 3 через семь импульсных ключей 15; сигналы на установку блока 13 буферной памяти в исходное состояние; сигналы транспортировки ленты на продвижение бум а; к н О и л е н 1 ы p e I и с т р а 0 р О м 3.

При записи информации из блока 12 оперативной памяти в блок 13 буферной памяти блоком 8 управления вырабатывается сигнал на установку блока 12 оперативной памяти в исходное состояние.

Такое взаимодействие узлов устройства позволяет исключить потерю информации при регистрации потока ошибок из-за совпадения моментов записи и11формации в блок 12 оперативной памяти с любым сигналом синхронизации регистратора 3.

Формула изобретения

Устройство для обнаружения и регистрации потока ошибок дискретного канала связи, содержащее на входе блок обнаружения ошибок, B также с (етчик тактовых импульсов и регистратор, например, перфоратор, о т л ич а ю щ е е с я тем, что, с целью обеспечения непрерывной регистрации с одновременным сжатием потока ошибок дискретного канала связи, введены блок ключей, элемент ИЛИ, формирователь временных меток, блок промежуточной памяти и блок управления, при этом тактовый выход блока обнаружения ошибок подключен ко входу счетчика тактовых импульсов, выход которого через последовательно соединенные блок ключей, к другому входу которого подключен выход «ошибка» блока обнару>кения ошибок, и блок промежуточной памяти подключен ко входу регистратора, синхронизирующий выход которого через блок управления подключен к управляющим входам блока промежуточной памяти и регистратора, кроме того, выход счетчика тактовых импульсов подключен к одному из входов формирователя временных меток, к двум другим входам которого подключены соответственно выход «QIIIHGKB» и тактовый выход блока обнаружения ошибок, выход формирователя временных меток подключен ко входу

«сброс» счетчика тактовых импульсов через элемент ИЛИ, к другому входу которого подключен выход блока ключей, а выход «знак ошибки» блока обнаружения ошибок и выход формирователя временных меток подключены к соответствующим входам блока промежуточной памяти.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 224553, кл. H 041 1/00, 1968, 593320

Редактор Т. Янова

Заказ 110/5 Изд. № 269 Тираж 818

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Я-35, Раушская наб., д. 4/5

Подписное

Типография, пр. Сапунова, 2

Составитель Е. Любимова

Техред Н. Рыбкина

Корректоры: Л. Денискина и Н. Федорова