Устройство для возведения двоичного числа в четвертную степень

Устройство для возведения двоичного числа в четвертную степень

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и11 595728

Союз Советских

Свциалистических

Республик (61) Дополнительное к авт. свид- ву (22) Заявлено 23.11.76 (21) 2424432/24 с присоединением заявки №вЂ” (51) М. Кл.2 6 06F 7/38 г

Совета Министров СССР ло делам изобретений и открытий (43) Опубликовано 28.02.78. Бюллетень № 8 (45) Дата опубликования описания 29.03.78 (53) УДК 681,325(088.8) (72) Авторы изобретения

В. П. Боюн, Л. Г. Козлов и В. М. Михайлов

Ордена Ленина институт кибернетики АН Украинской ССР (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ ДВОИЧНОГО ЧИСЛА

В ЧЕТВЕРТУЮ СТЕПЕНЬ

Государственный комите (23) Приоритет

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении вычислительных устройств и функциональных преобразователей информации. 5

Известно устройство для возведения двоичного числа в четвертую степень чисел, поступающих последовательным кодом, содержащее регистр числа, регистры первого, второго и третьего блоков, три сумматора, умножители и группы элементов И.

К недостаткам этого устройства следует отнести большой объем аппаратуры и невозможность возведения в степень чисел, представленных унитарным кодом. 15

Наиболее близким к изобретению техническим решением является устройство для возведения двоичного числа в четвертую степень, содержащее двоичный счетчик, первый, второй и третий сумматоры, четыре группы элементов И. Первые входы элементов И первой группы соединены с выходами двоичного счетчика, а выходы элементов И первой группы— с входами первого сумматора, выходы которого через вторую и третью группы элементов И подключены к первой и второй группе входов второго сумматора, выходами связанного через элементы И четвертой группы с входами третьего сумматора, первый и второй элементы задержки и входную шину, соеди- 30 ненную с входом первого элемента задержки, выход которого подключен к входу второго элемента задержки.

Однако такое устройство имеет относительно низкое быстродействие и большой объем аппаратуры, обусловленный сложными связями и наличием трех элементов задержки.

Цель изобретения — повышение быстродействия и упрощение устройства.

Это достигается тем, что в устройстве входная шина соединена с входами младшего разряда первого и третьего сумматоров и с вторыми входами элементов И первои и четвертой групп, выходы первого и второго элементов задержки — с вторыми входами элементов И второй и третьей групп соответственно, выход первого элемента задержки подключен к входу двоичного счетчика, а выход второго элемента — к входу младшего разряда второго сумматора.

Структурная схема устройства приведена н а ч е р те же.

Она содержит двоичный счетчик 1, первый

2, второй 3 и третий 4 сумматоры, группы элементов И 5 — 8, элементы 9, 10 задержки и входи ю шин 11.

Работает устройство следующим образом.

Начальное состоянис счетчика 1 и сумматоров 2 — 4 — нулевое. Каждый импульс, поступивший на входную шину 11, осуществля595728

Ыаттлточетт.le т ОА<. в суя)яаторах лпоичнося счетчике

Итяпульс па входной шине т акт

1 — л;

) 0

+1 — (ОХ2) +1+ (О Х2) 2 — (1X2)

+1+ ()Х4) !

7 i

+1+(1Х2)

) +1+(7X2) 2

+ (4Х2) +1+ (1Х4) 82

+1)- (2Х2) +1-,— (82Х2) 1

-- (9Х2) +1-)- ("Х-1) 81

+1+(З 2) ",-1-, (S7X2) 2

+ (16Х2) +1

q-1-1-(16Х4) 18-:4 16

) 2; 6

3 ет в первом такте добавление к содсржпмо ау сумматора 2 удвоенного (со c,iâi)ãîvi на одт,. ра )ряд влево) кода из двои:II!o!.I! счетчика 1, к содержимому сумматора 4 удвоенного (со сдвигом на один разряд влево) кода из сумматора 3 и добавление единицы ..:тладшсго разряда в сумматоры 2 и 4. Во втором такте при подаче импульса на входную шину добавляется единица младшего разряда B двоичный счет нтк 1 и удвоештый (со сдвигом IIc. один разряд влево) ко:т, cy»II!axopa 2 к содержимому сумматора 3, а ь третьем такте

Состояние после трек тактов

Состоятттте после трек тактов

Состояние после трек тактов

Состояние после трек тактов

Устройство позволяет уменьшить объем оборудования устройства за счет исклточспия

c;(I)i!)I!)a млад)него разряда в сумматор 3 тт у тетверенный (со сдвиго;,I на два разряда влс:—

:0) код сумттатор,", ? к содержтт,толу сум. и) о(за 3. ! тосле трс.; тактов в сумматорах 2 и 4 фор т)))т) стоя T,"1(.; Ipp -пачсние кода соответстветтт о квадрата и:тстве :той степени от ",Oñëeäîватсльности и тнулт:сов, .оступивших на входнуiî шину 11, паралл льный код с ммы которых накаплттвается в .".i:îI!÷:том счетчике 1.

Р,".бота устройства иллюстрируется при ..роъ ., прттне;, с ili! тя! i в таблиттс. элсметтга задержки и связей между выходами первой группы элементов 11 5 и входами сум595728 — -1

Составитель M. Аршааский тсх1 q Д Га

1 секатор И. Грузо. а

Коррсl,òýðû: JI. Котова и. Позкакоаскаа

Заказ 257(13 11зд.."Ь 285 Т11рг к 811

ПОДП11СНОЕ 1. <всграфил, пр. Саку, оаа, 2 матора 4, что существенно упрощает сумматор 4. Кроме того, оно обеспечивает повышение быстродействия, так в известных устройствах каждый входной импульс обрабатывается в четыре такта, а в предложенном устройстве — три такта, т. е. выигрыш по быстродействию на 25%.

Формула изобретения

Устройство для возведения двоичного числа в четвертую степень, содержащее двоичный счетчик, первый, второй и третий сумматоры, четыре группы элементов И, причем первые входы элементов И первой группы соединены с выходами двоичного счетчика, а выходы элементов И первой группы соединены с входами первого сумматора, выходы которого через вторую и третью группы элементов И соединены с первой и второй группой входов второго с .мматора, вы. оды которого через элементы Й четверто11 группы соединены с входами третьего сумматора, первый и второй элементы "-,адсржкп и входную шину, соединенную с входом первого элемента задержки, выход которого соединен с входом второго элемента задержки, отличающееся тем, что, с целью повышения быстродействия и упрощегн я устройства, в нем входная шина соедине10 па с входамп младшего разряда первого и третьего сумматоров и с вторыми входами элементов Л первой и четвертой групп, выходы первого и второго элемента задержки соеди!1ены с Втор ым11 Входами элементов И вто15 рой и третьей групп соответственно, выход псрвого элемента задержки соединен с вхо-„и:ì дв011чного с 1етчика, а Выход Второго элемс11тaО:;а.,держки — с входом младшего разряда второго сумматора.