Устройство для сложения разрядных двоичных чисел

Устройство для сложения разрядных двоичных чисел

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик (») 596843 (61) Дополнительное к авт. свид-ву (51) М. Кл.

& 06 F 7/385 (22) Заявлено 19.11.76 (21)2421716/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано05.03.78. Бюллетень № 9 (45) Дата опубликования описания 15.02.78

Гасударственный намнтет

Саввта Инннатрав СССР па делам нэааретеннй н аткрытнй (53) УДК 681.325.5 (088.8) (72) А вторы изобретения

В, A. Брик и Л. И. Лушпин (71) Заявитель. (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ Ио

В -РАЗРЯДНЫХ ЧИСЕЛ

Известны устройства для сложения нескольких чисел, состоящие из последовательно соединенных ступеней, в которых выходы предыдущего слоя соединены со входами последующего слоя f lj, (21

Однако неоднородность структуры таких устройств затрудняет применение больших интегральных схем для их построения.

Наиболее близким техническим решением к изобретению является устройство для 10 сложения No n.-разрядных, двоичных чисел, состоящее из к ступеней тп-разрядных сумматоров (3). Выходы суммы сумматоров каждой ступени соединены с соответствующими входами сумматоров 15 последующей ступени. Входы операндов сумматоров первой ступени соединены с соответствующими разрядами axogoej j(2m«f)

К Tll «$

XL -разрядных двоичных чисел. выходы сумматоров к-й ступени соединены с выхо- 20 дами устройства.

Невысокое быстродействие этого устройства обусловлено последовательным распространением переносов во всех сумматорах в каждом слое. 25

Целью изобретения является повышение быстродействия устройства.

С этой пелью t -я ступень устройства (4, =1, 2, ...,. к) содержит

ы - ."", (--

2m «i)

-разпядньтх двоичных чисел. Выходы переносов старших разрядов сумматоров каждой ступени соединены со входами переносов младших разрядов соответствующих сумматоров последующих ступеней, Структурная схема устройства изображ на на чертеже.

Устройство состоит из тп -разрядных сумматоров 1, расположенных ступенями

2-4. Выходы сумм сумматоров 1 предыдушей ступени (2,3) соединены с соответствующими входами операндов сумматоров

596943

К; " 2 (2m++1) 1 последуюшей ступени (3, 4) . Входы операндов сумматоров первой ступени соединены с ".îoòâåòñòâóþøèìè разрядами входов

) (2.mi1) П вЂ” разрядных: двоичных

2m+ 1 чисел. Выходы сумматоров последней

5 к-й ступени соединены с выходами устройства. 1 -я ступень .(=1, 2 ° ..., к) содержит строк 5 сумматоров 1. В каждой строке сумматорь; 1 сдвинуты на один разряд по отношению к сумматорам 1 соседней строки, Входы переносов младших разрядов сумматоров 1 перьой ступени 2 соединены с соо ветствуюшими разрядами входов Ко— )(2тп1) и -разрядных двоичных чисел, 2т + 1

Входы переносов старших разрядов суммат ров 1 предьщушей ступени (2, 3) соеди- 20 иены со входами переносов младших разрядов соответствуюших сумматоров 1 после-. дуюших ступен ей (3, 4 ) .

Устройство работает следуюшим образом. 25

При подаче кодов слагаемых на вход устройства сумматоры 1 первой ступени 2 производят сложение . m -разрядных частей исходных чисел, вырабатывая 2Tl -раз- рядную сумму и перенос. Полученные суммы 30 поступают на вход операндов сумматоров 1, < расположенных во второй ступени 3, а переносы поступают на вход переносов сумматоров 1 второй ступени 3, где происхо-дит дальнейшее их суммирование.

Процесс сложения повторяется в каждой ступени до тех пор, пока на выходах сумматоров 1 последней ступени 4 не образуются коды суммы исходных двоичных чисел в виде так называемого двухрядного 40 кода.

Преобразование двухрядного кода в однорядный можно провести с помошью любого известного быстродействуюшего сумматора, например сверхпараллельного сум45 матора.

Максимальное время расрространения переносов в предложенном устройстве пропорционально числу ступеней и во л нм ,распостранения переносов в тп -разрядном i

50 двоичном сумматоре. Так как ill<)1, то время работы.данного устройства меньше, чем время работы известного устройства.

Устройство, обладая высоким быстродействием, размещено на однотипных узлах, например на интегральных схемах, в одном корпусе которых расположе. многоразрядный двоичный сумматор, что по;. чяет получить компактную конструкцию.

Формула изобретения

Устройство для сложения Nz n -разрядных двоичных чисел, состояшее из к ступеней л1ъ -разрядных сумматоров, причем выходы сумм сумматоров каждой ступени соединены с соответствующими входами сумматоров последующей ступени, входы операндов сумматоров первой ступени соединены с соответствуюшими разрядами вхопов(- ) Рпа ) tu -разрианых

К двоичных чисел, выходы сумматоров к-й ступени соединены с выходами устройства, отличающееся тем.что,с целью увеличения быстродеяствия, с -я счупень устройства (4. 1, 2, ..., к) содержит строк сумматоров, в каждой строке сумматоры сдвинуты на один разряд по отношению к сумматорам соседней строки, входы переносов младших разрядов сумматоров первой ступени соединены с соответствующими разрядами входов No — (2 ) (2mi)

«г Хо

Il-разрядных двоичных чисел; выходы переносов старших разрядов сумматоров каждой ступени соединены со входами переносов младших разрядов соответствуюших сумматоров последуюших ступеней.

Источники информации, принятые во внимание при экспертизе:

1. Храпченко В. М. Методы ускорения арифметических операций, основанные на преобразовании многорядного кода Вопросы радиоэлектроники", сер. УП ЭЫТ, 1965, вып. 8.

2. Авторское свидетельство СССР

N 112266666688, кл. Q 06 8 77/ 5522, 1960.

3. Карцев Н. А. Арифметика цифровых машин. М., "Наука", 1969, с. 454.

5еее43

Составитель В. Березкин

Редактор Л, Утехина Техред 3. Фанта

Корректор Л. Небола

Филиал ППП "Патент», r. Ужгород, ул. Проектная, 4

Заказ 1142/47 Тираж 826 Подписное

БНИИПИ Государственного, комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5