Устройство для деления

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик (11 588075 (61) Дополнительное к авт. свнд-ву (22) Заявлено16.02,76 (21)2323757i18-2 с присоединением заявки N (23) Приоритет (43) Опубликовано 15.03.78. Бюллетень №1( (45) Дата опубликования описания 17.02.78 (51) И. Кл.

Gp 06F7i39

Государотненнмк комнтет

Совета Инннстроа СССР по делам нэобретеннй к открмткк (53) УДК68.:;.325.5 (088.8) (72) Авторы изобретения

Я. A. Хетагуров, 10. A. Попов, М. Г. 10шкетов, В, В. Есипов, H. Н, Захареви, A. H. Степанов и M. A. Фомин (71) Заявитель

Московский ордена Трудового Красного Знамени инженерно-физический институт (54) УСТРОйсТВО ДЛЯ ДЕЛЕНИЯ

Изобретение относится к области вычиспитепьной техники и может быть использовано в процессорах быстродействующих UBM.

Известны устройства дпя деления чисел в системе счисления 1 иэ an(m p 2), использующие регистры хранения чисел, кратных делителю (1).

Наиболее близким к изобретению по технической сущности является устройство, содержащее регистры хранения кратных делите- 1О пю, сумматор-вычитатепь, блок сдвига, буферный регистр, регистр частного и блок управления, первый .и второй выходы которого соединены с первым и вторым управляющим входами регистров хранения кратных 15 делителю, третий и четвертый выходы бпока управления соединены с первой и второй управ пяюшими шинами сумматора-вычитателя, пятый выход блока управления подключен к шине сдвига регистра частного, шестой20 выход блока управления подключен к шине сдвига блока сдвига, выход сумматора-вычитателя соединен с буферным регистром, а выходы регистров хранения кратных делителю объединены е2). Недостатками устрой- 5

2 ства явлшотся большой объем оборудования и низкое быстродействие.

Цепью изобретения является повышение быстродействия и упрощение устройства.

Цепь достигается тем, что в предлагаемом устройстве выход регистров хранения кратных делителю соединен с первым входом сумматора-вычитатепя, а выход блока сдвига соединен со вторым входом сумматора-вычитатепя, выходом регистра частного и со входом регистров хранения кратных депителюувыход знакового разряда буферного регистра соединен со входом блока управления, а вход младшего разряда регистра частного подключен к седьмому выходу блока управления.

На чертеже представлена блок-схема устройства дпя деления.

Устройство содержит L регистров 1 хранения кратных делителю, имеющие цепи приема и выдачи чисел, комбинационный параллельный сумматор-вычитатепь 2, буферный регистр 3, блок сдвйга 4, регистр 5 частного и блок управления 6, Регистры

3 и 5 снабжены цепями приема и выдачи

598075 кода, а сумматор имеет управляющие шины сложения и вычитания.

Работает устройство с едуюшнм образом. делитель поступает одновременно в пе вый регистр 1 и регистр 3. lenm

При этом вычиспяются кратные дейителю, отвечаккпие рекуррентному соотношению;. а =E (В-)/2+0,5) где Е -цепевая часть чисна, à i принимает значение-от 0 до )с -1, а при m не равном

У оояш)+1 степени чиспа 2:. при ж,равном степени чиспа 2: причем у =m..

Кратные g ) записываются в соответсз вуюшие их кратности регистры 1. llaaee производится непосредственно децейие. Рпя примера рассмотрим попучвние цифры частного при депении чисеп, .представленных в восьмеричной системе счисления (1 из 8).

В этом сйучае необходимо вычиспить кратt ные депитепю: ц 29. и 4 4Р (Ь делитель) ° В первой итерации производится вычитание 43 as остатка, хранящегося в регистре 3 (ипи иэ депимого,:храняшегося в регистре 5, дпя первой цифры частного).

При этом остаток передается иэ регистра

3 через бпок.4 со сдиц.ом .впево на один

8-ичный разряд, а результат вычитания поступает в регистр 3 с задержкой суммирования. Знак остатка поступает в бпок управпения 6, где запоминается. Во второй итерации производится спожение или вычитание 2Р из остатка в зависимости от его ! знака, дпя чего остаток передается иэ регистра 3 через бпок 4 без сдвига в сумматор 2. Знак остатка поступает в бпок управпения 6, где также запоминается. В третьей ите рации производится споженне ипи вычитание, 9 иэ остатка s зависимости от его знака, для чего он передается нз регистра 3 через блок 4 и без сдвига в сумматор. Знак остач. ка поступает в бпок управпения 6, где формируется код очередной 8-ичной цифры частного в соответствии со знаками трех остатков. Инфра частного поступает в регистр 5, содержимое которого дапее сдвигается впево на один 8-ичный разряд. Процесс про- допжается до понучения всех цифр частного. 10

Формупа изобретения

Устройство дпя депения, содержашее

5 регистры хранения кратных депитепю, сумматор-вычитатейь, бпок сдвига, буферный регистр, регистр частного и блок управпеция, первый и второй выходы которого соединены с первым и вторым управляюшими входами регистров хранения кратных депителю> третий и четвертый выходы бпока управления соединены с первой и второй управпяюшими шинами сумматора-.вычитатепя, пятыф выход бпока управления соединен с шиной сдвига регистра частного, шестой выход бпока управпения подкпючен к шине сдвига бпока сдвига, выход сумматора-вычитатепя соегинен с буферным регистром, а выходы регистров хранения кратных депитепю обьединены, о т нича ю.щ:ее с я тем, что, с цепью повьипения. 6Ыстродействия и упрощения усффства, выход регистров хранения:кратных;,Мартелю соединен с первым входом сумматора--вычитателя, а выход блока сдвига :. совдинен со вторым входом сумматора..-:. вычитателя, выходом регистра частного и со входом регистров хранения кратных депитепю, выход знакового

40 разряда буферного регистра соединен со входом бпока управпения, а вход младшего разряда регистра частного подключен к седьмому выходу блока управпения.

Источники информации, принятые во вни45

1. Карцев М. Л. "Арифметика цифровых машин . М„1969.

2. Патент С1НА l4 3.578.961, кп.

235-159, 1971.

Составитепь А. Уткин

Редактор С. Хейфин Техред Н. Андрейчук Корректор Il. Макаревич

Заказ 1237/40 Тираж 826 Под всвое !.01ИИПИ Государственного комитета Совета Министров СССР по депам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Фипиап ППП Патент, г. Ужгород, уп. Проектная, 4