Устройство для контроля выполнения последовательности микрокоманд

Устройство для контроля выполнения последовательности микрокоманд

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

j 111 5 98ааа (б1) Дополнительное к авт, свид-ву (51) М. К .

CY06 Р 11/00 (22) Заявлено 30.10.75 (21) 2185981/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 15,03.78. Бюллетень % 10 (45) Дата опубликования описанияОЧ.ОЬ.75

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) Ь ДК 681.З (088.8) В. А. Гуляев, В. А, Иванов, А. B. Палагин и П. М. Сиваченко (72) Авторы изобретения (71) Заявитель

Институт электродинамики АН Украинской CCP (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВЬ}ПОЛНЕНИЯ

ПОСЛРДОВАТЕЛЬНОСТИ МИКРОКОМАНД

Изобретение относится к области цифровой вычислительной техники и может быть использовано при разработке цифровых вычислительных машин, обладающих улучшенными показателями надежности и контролепригодности.

Известное устройство для контроля вьполнения последовательности микрокоманд, содержащее набор элементов И, ИЛИ, с которыми соединены шины управляющих сигналов и триггер ошибки (1). В таком устройстве требуется жесткое чередование последовательности управляющих сигналов, возможно появление в определенный момент только одного управляющего сигнала и только на одной шине, что сужает функциональные возможности 11ВМ.

В этом устройстве также не обнаруживается ложное появление одновременно нескольких сигналов.

Известно устройство для контроля выполнения последовательности микрокоманд, в котором для целей обнаружения ошибок и поиска неисправностей используется анализ программной последовательности (2). В такой машине имеется устройство. которое анализирует появление определенных групп цифр в программной последовательности с це.)bio быстрого повторения частей программы. Недостатком этого устройства является невысокая разрешающая способность контроля.

Наиболее близким к данному изобретению яВляется устроЙство !ля iioHTj)0ля Вы io 1 lloí ия последовательности микрокоманд, содержащее блок управления, и регистро», «рифметико-логический о.-ок, блок намяп1, причем Выходы и входы блока памяп; соединены с псовым Входом и пеовым выходом арифметико-логического блока, информационный Выхо.l il Вход которого

1п соединены соответственно со входом и выходом каждого из и регисгpor3. первый и Второй выходы блока управления с )единены соответственно с выходом н Входом каждого из и регистров (3). Г1ринции работы такого устройства состоит в фиксации с помощью элементов ИЛИ н осответствующих триггеров отсутствия управляющих сигналов чтения или записи, поступающих на регистры из устройства управления, обнаружение наличия более, чем одного сигнала чтения, либо записи. а также фиксации неверной последовательности сигналов (сигналы чтения и записи обязате.)ьно чередуются).

Такое устройство обладает следующими недостатками: предъявляются весьма жесткие требования к порядку использования регистров операционного устройства. при котором в один

25 и тот же момент времени может использовать598080

4 блок 3 нод управлением сигналов чтения и записи, поступающих из блока управления 1 на. . первый и второй выходы 14, 15.

Микропрограммы составлены таким образом, чтобы микрооперации чтения и записи в каждом из регистров 2 чередовались, иными словами, если из i-го регистра был считан код, то независимо от такта микропрограммы в него должна быть сделана запись. В процессе функционирования ЦВМ между блоком управления

1 и регистрами 2 возможно появление ошибок, 0 состоящих в пропадании необходимых сигналов управления (чтения или записи), либо появлении ложных, При выполнении любой микропрограммы эти ошибки по отношению к регистрам 2 прояв5 ляются в виде повторных записей или чтений сразу в нескольких регистрах, либо в полном их отсутствии.

При нормальной работе машины во время первого обращения к i-ому регистру 2 управляющий сигнал через элемент задержки 8 устанавливает i-ый триггер контроля 10 в единичное состояние. При этом элемент И 11 не срабатывает, поскольку на его вход заведен единичный выход триггера контроля 10, который предварительно до прихода сигнала записи устанавливается в единичное состояние.

С выхода !4 в любой момент времени может и тупить сигнал чтения, при котором элемент

И !3 тоже не срабатывает, поскольку при записи триггер контроля 10 был установлен в единичное состояние с помощью элемента задержки 8, Сигнал чтения, задержанный вторым элементом задержки 9, вновь возвращает триггер контроля 10 в нулевое состояние.

Если при выполнении микропрограммы возникает ложный управляющий сигнал (чтения или записи) 1.-й регистр 2 оказывается использованным более, чем два раза, что обнаруживается следующим образом.

Во-первых, если нарушается чередование сигналов чтения и записи, то есть при первом появлении вместо сигнала чтения сигнала записи, срабатывает элемент И 13, поскольку триггер контроля 10 находится в нулевом состоянии, в свою очередь срабатывает первый элемент ИЛИ 6 и выдает сигнал ошибки.

При появлении двух сигналов записи подряд срабатывает элемент И 11, поскольку триггер контроля 10 оказывается перед этим в единичном состоянии.

Появление ложного сигнала чтения после действительного обнаруживается так же, как и в первом случае, при этом срабатывает элемент

И 13.

Потеря сигнала записи в i-м регистре приводит к тому, что срабатывает элемент И 13. При потере сигнала чтения в i-м регистре i-й триггер контроля 10 остается в единичном состоянии, что обнаруживается с помощью срабатывания второго элемента ИЛИ 7. Таким образом, обнаруживаются все ошибки, которые появляются в одном, либо нескольких регистрах одновременно.

Сигнал ошибки с элементов ИЛИ 6 и 7 подается на входы 16 и 17 блока управления 1, Блок управления через выход 18 выдает

3 ся только один регистр; диагностические спосооностн устройства ограничиваются выдачей только сигнала ошибки без указания возможного места ее появления; одновременное появление сигналов чтения и записи для разных ренстров, либо появление ложного сигнала при одновременном пропадании действительного не обнаруживается.

Целью изобретения является повышение достоверности контроля.

Это достигается тем, что в предлагаемое устройство введены п блоков фиксации сбоя, два элемента ИЛИ, причем первый и второй управляющие входы каждого регистра соединены соответственно с первым и вторым входом каждого блока фиксации сбоя, третий вход которого соединен с третьим выходом блока управления, первый, второй, третий и четвертый выходы и блоков фиксации сбоя соединены соответственно с (2п — 1) и 2п входами первого элемента ИЛИ, с одним из и входов второго элемента ИЛИ, с информационным входом арифметико-логического блока, выход первого 10 элемента ИЛИ соединен с первым входом блока управления, второй вход которого соединен с выходом второго элемента ИЛИ.

Кроме того, каждый блок фиксации сбоя содержит первый и второй элементы задержки, триггер контроля, первый, второй и третий элементы И, причем первый и второй входы блока фиксации сбоя соединены с первым и вторым элементом задержки, с первыми входами перво1о и третьего элементов И, выходы элементов задержки соединены соответственно с единичным нулевым входом триггера контроля, единичный выход которого соединен со вторым входом первого элемента И, а нулевой выход триггера контроля соединен с первым входом второго элемента И и со вторым входом третьего элемента И, второи вход второго элемента

Э5

И соединен с третьим входом блока фиксации сбоя, выходы первого, второго и третьего элементов И соединены с первым, вторым и третьим выходами блока, четвертый выход которого соединен с единичным Входом триггера 40 контроля.

На чертеже показана схема предлагаемого устройства.

Устройство содержит блок управления 1, и регистров 2, арифметико-логический блок 3, 4у блок памяти 4, причем выходы и входы блока памяти соединены с первым входом и первым выходом арифметико-логического блока, информационный выход и вход которого соединен соответственно со входом каждого из п регистров, первый и второй выходы блока управления 0 соединены соответственно с выходом и входом каждого из и регистров, и блоков фиксации сбоя 5, первый 6 и второй 7 элементы ИЛИ, каждый блок фиксации сбоя содержит первый

8 и второй 9 элементы задержки, триггер контроля 10, первый 11, второй 12 и третий 13 элементы И.

Принцип работы устройства состоит в следующем. Выполнение любой микропрограммы в машине осуществляется путем передач между регистрами 2 через арифметико- логический се

598080

Формула изобретения

Составитель И. Сигалов

Текреl о.,!1 D YDppcKTop H. Тупица

Тираж 826 Г1одиисное

Редактор М. Трофимова

Заказ 1236 40

Ш1ИИГ1И о«ударствеиного комитета Совета Министров СССР

IID дедам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал I!Ï11 «Патент», г. Ужгород, ул. Проектная, 4 общий управляющий сигнал чтения, который поступает. на входы элементов И 12 и переписывает содержимое триггеров контроля 10 на один из регистров 2, что затем используется для локализации места появления ложного, либо пропадания управляющего сигнала.

Таким образом, повышается достоверность контроля выполнения последовательности микрокоманд и повышается степень разрешающей способности при поиске места отказавшего элемента. 1Е

1, Устройство для контроля выполнения последовательности микрокоманд, содержащее блок управления, п регистров, арифметико-логический блок, блок памяти, причем выходы и входы блока памяти соединены с первым входом и первым выходом арифметико-логического, блока, информационный выход и вход которого соединены соответственно со входом и выходом каждого из и регистров, первый и второй выходы блока управления соединены соответственно с выходом и входом каждого из п регистров, отличающееся тем, что, с целью повышения достоверности контроля, в устройство введены и блоков фиксации сбоя, два элемента ИЛИ, 25 причем первый и второй управляющие входы каждого регистра соединены соответственно с первым и вторым входом каждого блока фиксации сбоя, третий вход которого соединен с третьим выходом блока управления, первый, второй, третий и четвертый выходы п блоков фиксации сбоя соединены соответственно с 12п — — ) и 2п- входами первого элемента ИЛИ, с одним из п входов второго =.атоме!!та ИЛИ, с информационным входом арнфмстико-логического блока, выход первого элемента ИЛИ соединен с первым входом блока управления, второй вход которого соединен с выходом второго элемента ИЛИ.

2. Устройство по и. 1, отличакпщюся тем. что каждый блок фиксации сбоя содержит первь!й и второй элемснть! задержки, триггер контроля, первый, второй и третий элементы И, причем первый н второй входы блока фиксации сбоя соединены с первым и вторым элсменгом задержки, с первыми входами первого и третьего элемента И, выходы элементов задержки соединены соответственно с единичным и нулевым входом триггера контроля, единичный выход которого соединен со вторым входом первого элемента И, а нулевой выход триггера контроля соединен с первым входом второго элемента

И и со вторым входом третьего элемента И, второй вход второго элемента И соединен с третьим входом блока фиксации сбоя, выходы первого, второго и третьего элементов И соединены с первым, вторым и трстt)èм выходами блока, четвертый выход которого соединен с единичным входом триггера контроля.

Источники информации. принятые во внимание при экспертизе;

1. Папернов А.А. Логические основы

ЦВТ, издательство «Советское радио», М., 1972, с. 326-328.

2. Патент США ¹ 3239820. кл. 6 06 F 11/00, 1966.

3. Патент США ¹ 3713095, кл. G 06 1г 11/00, 197 i ..