Линейный интерполятор

Линейный интерполятор

Иллюстрации

Показать все

Реферат

 

Союз Соаетски«

Социалистически«

Республик (i)) 59S083

К АВТОРСКОМУ СВИДВТВДЬСТВУ (6l) Дополнительное к авт. сина-ву (Я) Я. Кл2

G 06 F 1S/20 (22) Заявлено В3,01.74,(2 1))1993537/18 24 с присоединением заявки №(23) Приоритет (43) Опубликовано 15.03.78. Бюллетень% 10 (45) Дата опубликования описания,21.02.78

Гю«улаф«т«айай «Netev

@вата непа ав ю лв««и «зебрет«««а. а ет«рит«й (53) ДК 681.32S (088.8) (72) Авторы изобретении

ГЯ. Кузьмин, В.П. Данчеев и Н.С. Ермаков

Ф (7! ) Заявитель

Ленинградский электромеханический завод (54) ЛИНЕЙНЫЙ ИНТЕРПОЛЯТОР

Изобретение относится к вычислительным сфюствам систем управления н может быть использовано в системах числового программного управления (СЧПУ) станкамй, и другим техническим оборудованием. б

Известно устройство, содержащее коорди- " нажые регистры, линейки элементов И-ИЛИ, счетчик (1 j. Однако оно имеет относительно низкое быстродействие. Наиболее близким к изобретению по технической сущнос- щ ти ивлаетса устройство, содержащее е регистров, (m k) элементов И, )с триггеров, (g -1) двухвходовых элементов ИЛИ и

-входовых элементов ИЛИ, причем пер. вый вход ц -го элемента И {где l.=l... g: ц

j 1, .... к ) соединен с -) -м выходом го регистра, второй вход ц -го элемента И подключен к единичному выходу J -vo триггера, выход Ц -го элемента И соединен с j -,м выходом 3, -ео k- входного i элемент та ИЛИ, нулевой выход j -ro триггера под ключен к первому входу j-го двухвходового элемента ИЛИ, выход которого соеди» нен со счетным входом { ) +1) -го триггера 2). Это известное устройство харак- 25

2 теризуется прямой зависимостью скорости работы интерпопятора от длины участка иытернопяини, т. е. низким быстродействием при обработке малых участков ннтерпопяпии и, как следствие, новышеннымн требованиями K управляющей тактовой частоте, Целью изобретения является повышение быстродействия. В описываемом интерпола торе это достигается тем, что в него ввейены (k-1) (Ъ +1) -входовых элементов

И, причем первый вход каждого ) -го (W+ 1)

-входового элемента И, кроме первого, соединен с вторым входом j-га двухвходорого .элемента ИЛИ н выходом (j -1)-го (Ъ. + 1;) - входового элемента И, первый вход первого (ъЪ + 1) — входового элемента И подключен к счетному входу первого тригге«ра, à j: -й выход а -го регистра подключен к с -у входу (гдето 4.+ 1) $ го (и+1)

«входового элемента И, На чертеже приведена блок-схема описываемогo интерполятора. Зн содержит регистров 1 — 1,, (ю»М) элементов И 2 -2т „ триггеров 31598083

3 (1 1) двухвходовых элементов ИЛИ

К ,а с - входовых элементов ИЛИ

1) (т» +1) -,входовых элементов

И 6 -6 . Выходы регистров 1 подключены к первым входам соответствующих элементов И вЂ”, причем выход старшего разряда регистра 1 < подключен к первому, входу первого элемента И 2,; выход следующего разряд - к первому входу второго эпемента И 2 и такдапеедо ф-го элемента: к вто4, рому входу первого эпемента И 2; подключен единичный выход первого триггера 3, к второму входу второго элемента И 2 - единичный выход второг.о триггера З и тек дапее до к-го триггера: счетный вход каждого 15 тржгера 3, кроме первого, подкпючен к входу двухвходового элемента ИЛИ 4 предыдущего номера; первый вход двухвходового эпе мента ИЛИ 4 подключен к нулевому выходу триг-, гера соответствующего номера, а второй вход

20 двухвходового эпемента ИЛИ - K выходу (я+1)-входового элемента И соответству1ощего номера и к первому входу поспедукЯцего (p+1)- входового эпементе И.

Счетный вход первого триггера и первый

25 вход цеувого (ъ +1 }-вход ового элементе И соединены между собой. Выходы эпемен тов И каждой (-й пинейки 2; -2 под соединены к выходам (-го 4-входового эпемента ИЛИ 5 (,, а выходы соответствующих разрядов каждого регистре 1 под кпючены к входам совтветствукпцего {Q +1)входового эпементе И 6, тсричем выход пер вого разряда ооех регистров 1» кроме последнего, подсоедимен к входам первого (: + (ц+1) -входового элемента ИS, выход второ-, го разряда всех регистров 1 - к входам второго (m+1) -входовото эпемента И б»

Входами, устройства явпяютси входы ре- 40 гистров 1, а выходом выходы g, -входовых регистров ИЛИ 5, тактовая частота поступает на счетный вход первого триггера ,3 и первый вход первого (Ф+1) -входового элемента И 6, 45

Формирование выходного сигнале (потока импульсов) цо одной координате, без участи (2с +1)-входовых эпемытов И 6. (По другим координатам формирование выходного сигнала происходит аналогично) ..

Пусть в . -м.регистре записано число, соответствующее искомому перемещению по L-й кооодинате. Поспедоватепьно соединенные о триггеры 3 совместно с двухвходовыми эле-, ментами ИЛИ 4 обраЬ »ют счетчик, который задает программу выборки значений разрядов регистра на выход устройства. В момент перехода триггеров из нулевого состояния в единичное вырабатываются импульсы

60 поступающие на вторые входы элементов

И 2, По первому входу каждый элемент

И 2 управляется соответствующим разрядом регистра. Если значение соответствующего разряда регистра равно единице, то импульс с единичного выхода триггера проходит через этот элемент И и g-входовый эпемент ИЛИ на выход устройства. Выходные импульсы образуют последовательность с периодом 2 интервалов между импульсами тактовой частоты. Импульсы с единичных выходов триггеров 3 не совдадают по времени и имеют частоты 2, где - такФовая частота. Поэтому обработку разрядов регистров 1 последовательностями импупьсов с единичных выходов триггеров можно рассматривать как периодический onрос значений разрядов и передачу их на выход устройства с частотам и 2 . аикц работы интерпопятора равен н этом случае

2 тактов )тактовой частоты, при этом на нулевом выходе последнего триггера вырабатывается команда окончания кадра интерпопяции (КОК).

Работа устройства, когда интерполяция идет по всемМ координатам и (К -1) (и. +1)входовых йизементов подключены. Диапазон задания координатных перемещений может составлять от единиц до (2 -1) дискрет.

М

В спучае, когда в старшем разряде хотя бы одйого регистра 1 записана единица, первый (,й+1)- входовый элемент И 6 закрыт, тактовая частота поступает на вход первого триггера 3 и время интерполяции равно 2 тактов тактовой частоты.

В случае, когда 1ц. старших разрядов всех регистров 1 равны нулю, а единица записана в (/+1)-м разряде хотя бы одного регистра, тактовая частота через Ji (Я+1)-входовых

/ регистров элементов И проходит на второй вход р-годвухвходового элемента ИЛИ и далее-на счетный вход (P+1)-го триггера.

При этом опрос jll старших разрядов регист ров не производится и время интерполяции сокращается в 2 раз.

Таким образом, применение описываемого интерпопятора позволяет повысить быстродействие интерпопятора в 2 раз. При этом скорость обработки координатных перемещений перестает прямо зависеть от порядков приращений, остается лишь зависимость от отношения координатных приращений, что позволяет сократить аппаратурные затраты на регулирование тактовой частоты и контурной скорости и улучшить технологический режим. обработки. еормула изобретения

Линейный интерполятор, содержащий тс регистров, (e х k) . элементов H, k триггеров, (k, -1) двухвходовых элементов ИЛИ инК-вхо598083

Составитель В. Тарасов

Редактор Л. Тюрина . Ч ехред 3, фащ а Корректор С. Гарасипяк г

Заказ 1238/41 Тираж 826 Подписное

Ш1ИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", r. Ужгород, ул. Проектная, 4 довых элементов ИЛИ, причем первый вход

ij -го элемента И (rri i. = 1,...,> : j =1... к, ) соединен с J -M выходомф-го регистра, второй вход i)-го элемента H подключен к единичному выходу ) -го триггера, выход i) го элемента И соединен с j-м выходом t -го,К-входового элемента ИЛИ, нулевой выход -го триггера подключен к первому входу jwo йвухвходовот о элемента ИЛИ выход которого соединен со счетным входом (j +1) го триггера, о ти и ч а ю ш и и с и тем, что, с целью повышении быстродействии, в него введены (L -1 ) (Ф +1 )-входовых элементов И, причем первый вход каждого j -го (Д +1)входового элемента И, кроме первого, соединен со вторым входом j-го двухвходового элемента ИЛИ и выходом () -1)-ro (-+1)

-входового элемента И, первый вход первого (m+1 ) входового элемента И подключен к счетному входу первого триггера, a g-й выход

1 -го регистра подключен к f -у входу (где 1= ! +1) ) -го (+1)-входового элемента И.

Источники информации, принятые:во внимание при экспертизе:

1. Воронов А. А. и др. цифровые аналоги для систем автоматического уйравлення, Из-во АН СССР, М. Л., 1960.

2. Патент США М 2910237, кл. 255150. 03, 1959